| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-12-05 09:55 高位合成によるラジオシティ法のソフトウェア/ハードウェア協調FPGAシステム開発 ○田村昂太郎・成見 哲（電通大）  RECONF2018-34 |
|
| 抄録 | （和） | ラジオシティ法によって反射光を考慮した精巧な3Dシーンを描写できるが，そのための計算量が膨大である．数値計算の高速化手法として，現在ではFPGAアクセラレータを高級言語から回路を生成する高位合成を利用して実現できるが，高位合成により生成される演算回路は解析的な最適化が困難である．そこで，本稿ではラジオ シティ法を例に，Zynq SoC上でSDSoCを用いたソフトウェア，ハードウェアからなるヘテロジニアスなプラットフォームにおける協調システムを開発し，高位合成技術における演算回路の最適化手法を評価した．SDSoCを利用し た高位合成の最適化法を適応することで，計算誤差を全く問題とならない程度に抑えつつ非最適化時に比較して大幅な回路資源量とレイテンシの削減を実現した．しかし，現状ではCPU のみの場合よりも低速になっているため，ボトルネックの解析が必要である． |
| （英） | The calculation cost of a Radiosity method is huge, since it takes into account the global illumination to produce realistic images. Recently, an FPGA accelerator can be implemented using high level synthesis. However, such arithmetic units are difficult to optimize when high level synthesis is used. In this paper, we developed a heterogeneous system using Zynq SoC to accelerate the Radiosity method, and evaluated the optimization method. Several optimization methods with SDSoC greatly reduced hardware resource and latency without losing accuracy. However, we need to further analyze the bottleneck since the calculation speed of the FPGA is slower than that of the CPU alone. | |
| キーワード | （和） | FPGA / 高位合成 / SDSoC / 3DCG / / / / |
| （英） | FPGA / High Level Synthesis / SDSoC / 3DCG / / / / | |
| 文献情報 | 信学技報, vol. 118, no. 340, RECONF2018-34, pp. 1-6, 2018年12月. | |
| 資料番号 | RECONF2018-34 | |
| 発行日 | 2018-11-28 (RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2018-34 |
|
| 研究会情報 | |
| 研究会 | VLD DC CPSY RECONF CPM ICD IE IPSJ-SLDM |
| 開催期間 | 2018-12-05 - 2018-12-07 |
| 開催地（和） | サテライトキャンパスひろしま |
| 開催地（英） | Satellite Campus Hiroshima |
| テーマ（和） | デザインガイア2018 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2018 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2018-12-VLD-DC-CPSY-RECONF-CPM-ICD-IE-SLDM-EMB-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 高位合成によるラジオシティ法のソフトウェア/ハードウェア協調FPGAシステム開発 |
| サブタイトル（和） | |
| タイトル（英） | Development of Software/Hardware Cooperative System for Radiosity Method using High-Level Synthesis with an FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 高位合成 / High Level Synthesis |
| キーワード(3)（和/英） | SDSoC / SDSoC |
| キーワード(4)（和/英） | 3DCG / 3DCG |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田村 昂太郎 / Kotaro Tamura / タムラコウ タロウ |
| 第1著者 所属（和/英） | 電気通信大学 (略称： 電通大) The University of Electro-Communications (略称： UEC univ.) |
| 第2著者 氏名（和/英/ヨミ） | 成見 哲 / Tetsu Narumi / ナルミ テツ |
| 第2著者 所属（和/英） | 電気通信大学 (略称： 電通大) The University of Electro-Communications (略称： UEC univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-12-05 09:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2018-34 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.340 |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2018-11-28 (RECONF) |
[研究会発表申込システムのトップページに戻る]