| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-12-07 09:50 レプリカセンサを用いたNBTIによる回路特性変動予測に関する検討 ○大島國弘・辺 松・廣本正之・佐藤高史（京大）  VLD2018-67 DC2018-53 |
|
| 抄録 | （和） | 集積回路の主要な信頼性問題である NBTI (Negative bias temperature instability) が引き起こす遅延劣化の推定は重大な課題とされている.既存の遅延劣化推定手法に電源リーク電流 ($I_{mathrm {DDQ}}$ ) を測定する手法が存在する.この推定手法では回路中のゲート入力信号のオン時間割合を考慮できる反面,大規模回路で測定感度が下がる問題があった.本稿ではトランジスタ電流変動を利用した遅延劣化推定手法を提案する.提案手法では,回路中の劣化の激しい pMOS トランジスタ ( オリジナル ) を特定し,それらのトランジスタのレプリカを作成する.そして入力をオリジナルのゲートと共有するレプリカトランジスタをもつレプリカセンサ回路を用意する.レプリカセンサ回路では 1トランジスタずつ電流を測定することで測定感度を高める.提案するレプリカセンサ回路は 2 種類あり,観測対象がトランジスタのリーク電流変動かオン電流変動かによって異なる. SPICE シミュレーションによりトランジスタのしきい値電圧変動の推定を僅かな誤差で行えること,既存の $I_{mathrm {DDQ}}$ を測定する手法より感度が良いことを確認した.シミュレーションでは,既存手法による 2.39% の出力変化率に対して,提案手法は最大27.8% の出力変化率を得られた. |
| （英） | In this paper, we propose a novel method to estimate the aging-induced timing degradation of logic circuits. In the proposed method, we first select a set of pMOS transistors that i) degrades significantly, and ii) are on the timing-critical paths in the target circuit design. Then, the selected transistors are replicated with the same input signals that feed original pMOS transistor. The timing degradations of the original transistors are then sensed through the changes in currents of the replicated transistors. In the experiment, we evaluate the sensitivity of the proposed sensor circuits through SPICE simulations. The simulation results show that the proposed method observe a 27.8% change in output current, much larger than the 2.39% current change reported in existing works. | |
| キーワード | （和） | 負バイアス温度不安定性 / 劣化センサ / 回路寿命推定 / サブセットシミュレーション / / / / |
| （英） | Negative bias tempearature instability (NBTI) / aging sensor / detection of circuit lifespan / Subset Simulation / / / / | |
| 文献情報 | 信学技報, vol. 118, no. 334, VLD2018-67, pp. 195-200, 2018年12月. | |
| 資料番号 | VLD2018-67 | |
| 発行日 | 2018-11-28 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2018-67 DC2018-53 |
|
| 研究会情報 | |
| 研究会 | VLD DC CPSY RECONF CPM ICD IE IPSJ-SLDM |
| 開催期間 | 2018-12-05 - 2018-12-07 |
| 開催地（和） | サテライトキャンパスひろしま |
| 開催地（英） | Satellite Campus Hiroshima |
| テーマ（和） | デザインガイア2018 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2018 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2018-12-VLD-DC-CPSY-RECONF-CPM-ICD-IE-SLDM-EMB-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | レプリカセンサを用いたNBTIによる回路特性変動予測に関する検討 |
| サブタイトル（和） | |
| タイトル（英） | A study on estimating the degradation of critical path delay using replica sensors |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 負バイアス温度不安定性 / Negative bias tempearature instability (NBTI) |
| キーワード(2)（和/英） | 劣化センサ / aging sensor |
| キーワード(3)（和/英） | 回路寿命推定 / detection of circuit lifespan |
| キーワード(4)（和/英） | サブセットシミュレーション / Subset Simulation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 大島 國弘 / Kunihiro Oshima / オオシマ クニヒロ |
| 第1著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 辺 松 / Son Bian / ビアン ソン |
| 第2著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 廣本 正之 / Masayuki Hiromoto / ヒロモト マサユキ |
| 第3著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 佐藤 高史 / Takashi Sato / サトウ タカシ |
| 第4著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-12-07 09:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2018-67, DC2018-53 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.334(VLD), no.335(DC) |
| ページ範囲 | pp.195-200 |
| ページ数 | 6 |
| 発行日 | 2018-11-28 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]