講演抄録/キーワード |
講演名 |
2018-12-07 13:45
ユニット内フィードバックによるリニアアレイの多重ループ対応手法 ○岩本 淳・菊谷雄真・中島康彦(奈良先端大) CPSY2018-40 |
抄録 |
(和) |
近年,計算機の演算性能向上によりDeep Learning等機械学習アルゴリズムの性能が大きく向上している.実社会での活用のため,組み込み機器における機械学習アルゴリズム実装の需要はますます高まっている.しかし,機械学習アルゴリズムで広く利用されているGPGPUでは組み込み機器における制約を満たすことが困難である.我々は,プログラミング容易性を確保しつつ,電力効率と面積効率に長けた演算器とローカルメモリを備えるユニットを一次元に配置したリニアアレイIMAXを提案してきた.しかし,多重ループ実行時の起動オーバヘッドが課題であった.起動オーバヘッド削減のためには多重ループの一括実行と途中結果の更新が必要である.本稿では,IMAXの演算ユニット内にフィードバックパスを設け,多重ループ制御とローカルメモリのRead-Modify-Writeを可能とする改善を行い,FPGA SoCと大規模FPGAを用いたARMv8+IMAXプロトタイプを用いて評価を行った.その結果,プロトタイプシステム上の改良版IMAXで,従来版IMAXに比べて,行列積で4.28倍,畳み込み演算では5.38倍の実行性能を有することが明らかとなった. |
(英) |
|
キーワード |
(和) |
リニアアレイ / シストリックアレイ / CGRA / FPGA / ニアメモリ / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 118, no. 339, CPSY2018-40, pp. 33-38, 2018年12月. |
資料番号 |
CPSY2018-40 |
発行日 |
2018-11-28 (CPSY) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2018-40 |