| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-12-23 09:30 ［ポスター講演］RFパルス幅変調を用いたデジタル送信機のFPGA実装 ○吉田一登・木原崇雄・吉村 勉（阪工大）  CAS2018-105 ICD2018-89 CPSY2018-71 エレソ技報アーカイブへのリンク：ICD2018-89 |
|
| 抄録 | （和） | 現在普及しているRF送信機ではアナログ回路の開発コストが高く、さらに線形の電力増幅器(PA)の消費電力が大きい。これらの問題はアナログ回路をデジタル回路に置き換えることや高効率のD級PAで解決できる。本研究ではデジタル回路で搬送波をパルス幅変調(RF PWM)させ、その変調波をD級PAで増幅する送信機を示す。その送信機をMATLAB/Simulinkで設計し、変調精度(EVM)が0.7%のQPSK信号を生成できた。さらに、FPGAによる実装を目指してDelay locked loop、位相セレクタ、そして論理ゲートをVerilog HDLで記述し、同精度のEVMを得た。 |
| （英） | Common RF transmitters consist of high-cost analog circuits and linear power amplifiers (PA) consuming much power. We can solve these problems by replacing the analog circuits with digital ones and adopting high-efficiency class-D power amplifiers. In this work, we show a digital RF transmitter which generates pulse-width modulated signals from carrier signals and amplifying them with a class-D differential amplifier. The transmitter designed on MATLAB/Simulink achieves QPSK signals with an EVM of 0.7%. Additionally, another transmitter including of Verilog-coded circuits (delay-locked loop, phase selector, and logic gates) obtains the same EVM. | |
| キーワード | （和） | デジタル送信機 / RF PWM / Outphasing変調 / FPGA / / / / |
| （英） | Digital transmitter / RF PWM / Outphasing modulation / FPGA / / / / | |
| 文献情報 | 信学技報, vol. 118, no. 374, ICD2018-89, pp. 105-106, 2018年12月. | |
| 資料番号 | ICD2018-89 | |
| 発行日 | 2018-12-14 (CAS, ICD, CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2018-105 ICD2018-89 CPSY2018-71 エレソ技報アーカイブへのリンク：ICD2018-89 |
|
| 研究会情報 | |
| 研究会 | ICD CPSY CAS |
| 開催期間 | 2018-12-21 - 2018-12-23 |
| 開催地（和） | ホテルアトールエメラルド宮古島 |
| 開催地（英） | |
| テーマ（和） | 学生・若手研究会 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2018-12-ICD-CPSY-CAS |
| 本文の言語 | 日本語 |
| タイトル（和） | RFパルス幅変調を用いたデジタル送信機のFPGA実装 |
| サブタイトル（和） | |
| タイトル（英） | FPGA Implementation of Digital Transmitters with RF Pulse-width Modulation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | デジタル送信機 / Digital transmitter |
| キーワード(2)（和/英） | RF PWM / RF PWM |
| キーワード(3)（和/英） | Outphasing変調 / Outphasing modulation |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 吉田 一登 / Kazuto Yoshida / ヨシダ カズト |
| 第1著者 所属（和/英） | 大阪工業大学大学院 (略称： 阪工大) Osaka Institute of Technology (略称： OIT) |
| 第2著者 氏名（和/英/ヨミ） | 木原 崇雄 / Takao Kihara / キハラ タカオ |
| 第2著者 所属（和/英） | 大阪工業大学大学院 (略称： 阪工大) Osaka Institute of Technology (略称： OIT) |
| 第3著者 氏名（和/英/ヨミ） | 吉村 勉 / Tsutomu Yoshimura / ヨシムラ ツトム |
| 第3著者 所属（和/英） | 大阪工業大学大学院 (略称： 阪工大) Osaka Institute of Technology (略称： OIT) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-12-23 09:30:00 |
| 発表時間 | 150分 |
| 申込先研究会 | ICD |
| 資料番号 | CAS2018-105, ICD2018-89, CPSY2018-71 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.373(CAS), no.374(ICD), no.375(CPSY) |
| ページ範囲 | pp.105-106 |
| ページ数 | 2 |
| 発行日 | 2018-12-14 (CAS, ICD, CPSY) |
[研究会発表申込システムのトップページに戻る]