| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2019-01-31 15:55 Lattice-Boltzmann MethodのIntel Programmable Accelerator Cardへの実装と評価 ○宮島敬明・上野知洋・佐野健太郎（理研）  VLD2018-92 CPSY2018-102 RECONF2018-66 |
|
| 抄録 | （和） | 我々は複数の FPGA を用いた高性能ストリーム計算のための共通プラットフォームの構築を目指し、研究開発を行っている。 FPGA を計算プラットフォームとして利用する際の問題点には、設計効率や FPGA 間通信、システムの設計・構築、運用性など多くの解決すべき問題がある。我々は、設計効率を独自のデータフロー言語”SPGen”で、 FPGA 間通信を独自の RDMA 実装で、システムの設計・構築を Intel Acceleration Stack (IAS) を採用することで、運用性を仮想環境で解決を試みる。本報告では、プラットフォームの初期段階である、 IAS をベースとした単体FPGA と Direct Memory Access Controller (DMAC) ライブラリの実装と評価を述べる。具体的には、 IAS のハードウェア部である Intel PAC 上に、 2 つの DMAC モジュールと SPGen で実装した 5 種類の格子ボルツマン法の計算モジュール (LBM コア) を実装した。また、 IAS のソフトウェア部である OPAE を利用してホスト CPU から実装したDMAC モジュールを制御する DMA ライブラリを開発した。ベアメタル環境下とコンテナ環境下で DMAC ライブラリのホストメモリと FPGA メモリ間の転送速度、各 LBM コアの Intel PAC 上での実効性能、サイクルカウンタを利用したストール率を測定した。 |
| （英） | We are developing and researching a common platform for high performance stream computing with Field Programmable Gate Array (FPGA). User APIs and hardware modules for the common platform are developed based on Intel Acceleration Stack (IAS). Intel PAC and OPAE are a hardware part and software part of IAS, respectively. In this presentation, an preliminary evaluation of the platform and the current status of our research are shown. We implemented two Direct Memory Access Controller (DMAC) modules and a Lattice-Boltzmann Method (LBM) computing core, a computational fluid dynamics application, on Intel PAC. A control software for DMAC modules and LBM core is developed as well. We evaluated four designs of LBM core and observed that the sustained performance of each design is the same as the theoretical peak performance. | |
| キーワード | （和） | LBM / FPGAクラスタ / DMAC / / / / / |
| （英） | LBM / FPGA Cluster / DMAC / / / / / | |
| 文献情報 | 信学技報, vol. 118, no. 432, RECONF2018-66, pp. 125-130, 2019年1月. | |
| 資料番号 | RECONF2018-66 | |
| 発行日 | 2019-01-23 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2018-92 CPSY2018-102 RECONF2018-66 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM RECONF VLD CPSY IPSJ-ARC |
| 開催期間 | 2019-01-30 - 2019-01-31 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス 来往舎 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2019-01-SLDM-RECONF-VLD-CPSY-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | Lattice-Boltzmann MethodのIntel Programmable Accelerator Cardへの実装と評価 |
| サブタイトル（和） | |
| タイトル（英） | An implementation and evaluation of Lattice-Boltzmann Method on Intel Programmable Accelerator Card |
| サブタイトル（英） | |
| キーワード(1)（和/英） | LBM / LBM |
| キーワード(2)（和/英） | FPGAクラスタ / FPGA Cluster |
| キーワード(3)（和/英） | DMAC / DMAC |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 宮島 敬明 / Takaaki Miyajima / ミヤジマ タカアキ |
| 第1著者 所属（和/英） | 理化学研究所 計算科学研究センター (略称： 理研) RIKEN R-CCS (略称： RIKEN) |
| 第2著者 氏名（和/英/ヨミ） | 上野 知洋 / Tomohiro Ueno / ウエノ トモヒロ |
| 第2著者 所属（和/英） | 理化学研究所 計算科学研究センター (略称： 理研) RIKEN R-CCS (略称： RIKEN) |
| 第3著者 氏名（和/英/ヨミ） | 佐野 健太郎 / Kentaro Sano / サノ ケンタロウ |
| 第3著者 所属（和/英） | 理化学研究所 計算科学研究センター (略称： 理研) RIKEN R-CCS (略称： RIKEN) |
| 講演者 | 第1著者 |
| 発表日時 | 2019-01-31 15:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2018-92, CPSY2018-102, RECONF2018-66 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.430(VLD), no.431(CPSY), no.432(RECONF) |
| ページ範囲 | pp.125-130 |
| ページ数 | 6 |
| 発行日 | 2019-01-23 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]