| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2019-02-27 14:30 コントローラのテスト活性化用状態圧縮法 ○池ヶ谷祐輝・石山悠太・細川利典・山崎紘史（日大）  DC2018-80 |
|
| 抄録 | （和） | VLSIのテストにおける課題の一つとして，テスト容易化設計回路の面積削減と故障検出効率の向上が挙げられる．その課題を解決するための手法の一つとして，レジスタ転送レベルにおけるパーシャルスキャン設計とテスト容易化機能的時間展開モデルの動作を実行するためのコントローラ拡大を用いたテスト容易化設計技術に着目する．この手法では，コントローラにおいて，テスト容易化機能的時間展開モデルの動作を実行するためにテスト動作制御・状態信号系列が与えられ，その系列を出力する状態遷移をコントローラの無効状態に設計する．テスト動作制御・状態信号系列長の総和が増大した場合，状態レジスタのビット幅を増加させる必要がある．本論文では，コントローラの面積オーバヘッドを削減するために，テスト動作制御・状態信号系列を圧縮する手法を提案する．高位レベルのベンチマーク回路に対する実験結果は，本提案手法はテスト動作制御・状態信号系列を圧縮しない場合と比較して，面積オーバヘッドを27~34%削減したことを示す． |
| （英） | One of the challenges on VLSI testing is to reduce the area overhead of design-for-testability and to increase the fault efficiency. To solve the challenge, we focus on a design-for-testability method using partial scan design and controller augmentation to execute the operations of easily testable functional time expansion models. In this method, when test operation control-status signal sequences to execute easily testable functional time expansion models are given, the state transitions on invalid states in controllers are designed such that the sequences are supplied to control signals of data-paths. When the total sum of the lengths for test operation control-status signal sequences is large, it is required to increase the bit width of a state register in controllers to augment the number of invalid states. In this paper, we propose a compaction method of test operation control-state signal sequences to reduce the area overhead of controllers. Experimental results for high-level benchmark circuits show that our proposed method reduces the area overhead by 27 to 34% compared with that without the compaction of test operation control-state signal sequences. | |
| キーワード | （和） | レジスタ転送レベル / テスト容易化機能的時間展開モデル / コントローラ拡大 / テスト活性化用状態 / テスト動作制御・状態信号系列 / 機能動作制御・状態信号系列 / / |
| （英） | register transfer level / easily testable functional time expansion models / controller augmentation / test sensitization states / test operation control-status signal sequences / functional operation control-status signal sequences / / | |
| 文献情報 | 信学技報, vol. 118, no. 456, DC2018-80, pp. 55-60, 2019年2月. | |
| 資料番号 | DC2018-80 | |
| 発行日 | 2019-02-20 (DC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2018-80 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2019-02-27 - 2019-02-27 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | VLSI Design and Test, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2019-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | コントローラのテスト活性化用状態圧縮法 |
| サブタイトル（和） | |
| タイトル（英） | A Compaction Method for Test Sensitization State in Controllers |
| サブタイトル（英） | |
| キーワード(1)（和/英） | レジスタ転送レベル / register transfer level |
| キーワード(2)（和/英） | テスト容易化機能的時間展開モデル / easily testable functional time expansion models |
| キーワード(3)（和/英） | コントローラ拡大 / controller augmentation |
| キーワード(4)（和/英） | テスト活性化用状態 / test sensitization states |
| キーワード(5)（和/英） | テスト動作制御・状態信号系列 / test operation control-status signal sequences |
| キーワード(6)（和/英） | 機能動作制御・状態信号系列 / functional operation control-status signal sequences |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 池ヶ谷 祐輝 / Yuki Ikegaya / イケガヤ ユウキ |
| 第1著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 石山 悠太 / Yuta Ishiyama / イシヤマ ユウタ |
| 第2著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ |
| 第3著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 山崎 紘史 / Hiroshi Yamazaki / ヤマザキ ヒロシ |
| 第4著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2019-02-27 14:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2018-80 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.456 |
| ページ範囲 | pp.55-60 |
| ページ数 | 6 |
| 発行日 | 2019-02-20 (DC) |
[研究会発表申込システムのトップページに戻る]