| 講演抄録/キーワード |
| 講演名 |
2019-07-31 16:45
デジタル補聴器用DSPを対象とした休止相の隠蔽による非同期式直列乗算器の高速化 ○永田将大(岡山県立大)・近藤真史・茅野 功(川崎医療福祉大)・横川智教・有本和民・佐藤洋一郎(岡山県立大) CAS2019-22 VLD2019-28 SIP2019-38 MSS2019-22 |
| 抄録 |
(和) |
近年,デジタル信号処理回路(DSP)を内蔵したデジタル補聴器が普及しているが,その電池寿命は数日程度に留まっているのが現状である.この問題に対してDSPを構成する積和演算器に着目し,単一の全加算器(FA)のみを用いて逐次的に演算を行う直列乗算器に対して,クロックを用いない非同期式回路に基づいた制御手法を導入することにより,小面積かつ低消費電力な演算器が提案されている.しかし,非同期式回路の制御に係る休止相に起因して演算時間が増大し,これを用いたフィルタでは十分な周波数特性を得ることが困難である.そこで本研究では,さらに一対のFAを並列に配置した上で,二対のFAを相補的に制御することにより休止相を隠蔽し,演算時間の短縮を図る.そして,これに基づいた積和演算器を設計し,シミュレーションによりその動作を確認するとともに,FPGA実装を対象とした消費電力の解析を通してその有効性を確認する. |
| (英) |
Recently, digital hearing aids with DSP have spread through, but their battery life has remained for only a few days. For this problem, we applied an asynchronous circuit-based control method to a serial multiplier using only a single full adder (FA) and realized low power consumption and small area Multiply and ACcumulator (MAC). However, the calculation time increases due to the idle phase required for controlling asynchronous circuits, and it is difficult to obtain sufficient frequency characteristics when applied to filter circuits. Therefore, in this study, we propose a method of concealing the idle phase and reduce the calculation time by arranging an additional FA in parallel and complementarity controlling the two FAs. Then, we design the MAC based on the proposed method, confirm its operation by simulation and its effectiveness about power consumption. |
| キーワード |
(和) |
デジタル補聴器 / 2線式 / 非同期式回路 / 直列乗算器 / / / / |
| (英) |
Digital Hearing Aid / Dual-rail / Asynchronous Circuit / Serial Multiplier / / / / |
| 文献情報 |
信学技報, vol. 119, no. 153, CAS2019-22, pp. 99-104, 2019年7月. |
| 資料番号 |
CAS2019-22 |
| 発行日 |
2019-07-23 (CAS, VLD, SIP, MSS) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
CAS2019-22 VLD2019-28 SIP2019-38 MSS2019-22 |
|