| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2019-11-14 16:35 独立経路ペアの遅延差を用いたハードウェアトロイ検出テスト生成 ○力野 英・平本悠翔郎・大竹哲史（大分大）  VLD2019-46 DC2019-70 |
|
| 抄録 | （和） | LSIの信頼性の向上のため，ハードウェアトロイの検出が重要である． 本稿ではハードウェアトロイが挿入された信号線において遅延量が増加することを利用した，独立経路ペアの遅延差を用いたハードウェアトロイ検出テスト生成法を提案する． 提案手法では，与えられた設計に対して，遷移故障の活性化経路の遅延量を解析する． 2つの活性化経路の独立性が保証された遷移故障テストパターンをペアとし，2つの遅延量の差を期待差分として保持する． 与えられた設計をもとに製造された，被検査LSIに対して，このテストパターンペアを印加して２つの活性化経路の遅延を測定し，この差分と期待差分を比較することでハードウェアトロイを検出する． |
| （英） | Hardware Trojan detection is important to ensure security of LSIs. If a hardware Trojan is inserted in a signal line of an LSI, delay of signal propagation paths passing through the signal line increase. In this paper, by using the delay increase, we propose a hardware Trojan detection test generation method using the delay deference of a pre-selected pair of independent paths. The proposed method first analyzes the delay amount of the activation path for each detectable transition fault for a given design. Next, a transition fault test pattern that activates a fault along with a path is paired with another test pattern that activates a different fault along with another path guaranteed to be independent of the path. The delay difference of the activation paths is saved as the expected delay difference of the pair. The generated test pattern pair is applied to the LSIs, which are targets of hardware Trojan detection, manufactured based on the design, and the delay of each activation path is measured. Hardware Trojans are detected by comparing the actual delay difference with the expected delay difference. |
|
| キーワード | （和） | ハードウェアトロイ / 遷移故障 / テスト生成 / / / / / |
| （英） | hardware-Trojan / transition faults / test pattern generation / / / / / | |
| 文献情報 | 信学技報, vol. 119, no. 283, DC2019-70, pp. 151-155, 2019年11月. | |
| 資料番号 | DC2019-70 | |
| 発行日 | 2019-11-06 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2019-46 DC2019-70 |
|
| 研究会情報 | |
| 研究会 | VLD DC CPSY RECONF ICD IE IPSJ-SLDM IPSJ-EMB |
| 開催期間 | 2019-11-13 - 2019-11-15 |
| 開催地（和） | 愛媛県男女共同参画センター |
| 開催地（英） | Ehime Prefecture Gender Equality Center |
| テーマ（和） | デザインガイア2019 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2019 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2019-11-VLD-DC-CPSY-RECONF-ICD-IE-SLDM-EMB-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 独立経路ペアの遅延差を用いたハードウェアトロイ検出テスト生成 |
| サブタイトル（和） | |
| タイトル（英） | Test Generation for Hardware Trojan Detection Using the Delay Difference of a Pair of Independent Paths |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ハードウェアトロイ / hardware-Trojan |
| キーワード(2)（和/英） | 遷移故障 / transition faults |
| キーワード(3)（和/英） | テスト生成 / test pattern generation |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 力野 英 / Suguru Rikino / リキノ スグル |
| 第1著者 所属（和/英） | 大分大学 (略称： 大分大) Oita Univercity (略称： Oita Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 平本 悠翔郎 / Yushiro Hiramoto / ヒラモト ユウシロウ |
| 第2著者 所属（和/英） | 大分大学 (略称： 大分大) Oita Univercity (略称： Oita Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 大竹 哲史 / Satoshi Ohtake / オオタケ サトシ |
| 第3著者 所属（和/英） | 大分大学 (略称： 大分大) Oita Univercity (略称： Oita Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2019-11-14 16:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2019-46, DC2019-70 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | no.282(VLD), no.283(DC) |
| ページ範囲 | pp.151-155 |
| ページ数 | 5 |
| 発行日 | 2019-11-06 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]