講演抄録/キーワード |
講演名 |
2020-01-22 11:50
リアルタイム処理用DDR4 SDRAMコントローラ ○原村 颯・山﨑信行(慶大) VLD2019-56 CPSY2019-54 RECONF2019-46 |
抄録 |
(和) |
組込みシステムにおいて,家電や輸送機器,ロボットなどの高機能化にともない,プログラムやデータの大 規模化が進み,主記憶の大容量化が要求されるようになってきている.また,半導体製造技術の向上により,DRAM の省電力化や低価格化,大容量化が実現しており,組込み機器での大容量の DRAM を使用するケースも増加してい る.しかし,メモリとプロセッサの速度のギャップが大きくなってきているため,メモリへのアクセスレイテンシが増 大する問題点が発生している.メモリアクセスレイテンシが大きくなると,メモリアクセスを行うタスクの実行時間が 大きくなってしまい,タスクの時間予測性が低下してしまう.さらに時間予測性が低下すると,高優先度かつ細粒度で 行うことが要求されるタスクの実行が細粒度に行うことができなくなってしまう.高優先度タスクの反応時間を向上 させるため,高優先度タスクの SDRAM アクセスを優先する組込み向けの DDR4 SRAM コントローラの設計を行う. |
(英) |
Recently, larger scale programs are frequently used in embedded systems, and a higher capacity of main memory is required. Besides, current semiconductor manufacturing technology has realized DRAM power savings, lower prices, and higher capacities. Therefore, high capacity DRAM is widely used as main memory in embedded devices. However, the gap between memory and processor speed is increasing, there is the memory wall problem that the access latency to the memory increases. The worst case execution time of the task will increase, and the time predictability of the task decreases. Furthermore, if time predictability decreases, high grained task execution should be impossible. In this paper, we proposed a prioritized real-time DDR4 SDRAM controller to improve the high priority tasks performance. |
キーワード |
(和) |
DDR4 / リアルタイム / DRAM コントローラ / / / / / |
(英) |
DDR4 / real-time / DRAM controller / / / / / |
文献情報 |
信学技報, vol. 119, no. 373, RECONF2019-46, pp. 13-17, 2020年1月. |
資料番号 |
RECONF2019-46 |
発行日 |
2020-01-15 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2019-56 CPSY2019-54 RECONF2019-46 |
研究会情報 |
研究会 |
IPSJ-SLDM RECONF VLD CPSY IPSJ-ARC |
開催期間 |
2020-01-22 - 2020-01-24 |
開催地(和) |
慶応義塾大学 日吉キャンパス 来往舎 |
開催地(英) |
Raiosha, Hiyoshi Campus, Keio University |
テーマ(和) |
FPGA応用および一般 |
テーマ(英) |
FPGA Applications, etc. |
講演論文情報の詳細 |
申込み研究会 |
RECONF |
会議コード |
2020-01-SLDM-RECONF-VLD-CPSY-ARC |
本文の言語 |
日本語 |
タイトル(和) |
リアルタイム処理用DDR4 SDRAMコントローラ |
サブタイトル(和) |
|
タイトル(英) |
DDR4 SDRAM controller for real-time processing |
サブタイトル(英) |
|
キーワード(1)(和/英) |
DDR4 / DDR4 |
キーワード(2)(和/英) |
リアルタイム / real-time |
キーワード(3)(和/英) |
DRAM コントローラ / DRAM controller |
キーワード(4)(和/英) |
/ |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
原村 颯 / So Haramura / ハラムラ ソウ |
第1著者 所属(和/英) |
慶應義塾大学大学院 (略称: 慶大)
Keio University (略称: Keio Univ.) |
第2著者 氏名(和/英/ヨミ) |
山﨑 信行 / Nobuyuki Yamasaki / ヤマサキ ノブユキ |
第2著者 所属(和/英) |
慶應義塾大学大学院 (略称: 慶大)
Keio University (略称: Keio Univ.) |
第3著者 氏名(和/英/ヨミ) |
/ / |
第3著者 所属(和/英) |
(略称: )
(略称: ) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2020-01-22 11:50:00 |
発表時間 |
25分 |
申込先研究会 |
RECONF |
資料番号 |
VLD2019-56, CPSY2019-54, RECONF2019-46 |
巻番号(vol) |
vol.119 |
号番号(no) |
no.371(VLD), no.372(CPSY), no.373(RECONF) |
ページ範囲 |
pp.13-17 |
ページ数 |
5 |
発行日 |
2020-01-15 (VLD, CPSY, RECONF) |
|