| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2020-03-05 16:00 Approximate Floating Point Multiplier based on Shifting Addition Using Carry Signal from Second-Highest-Bit ○Jie Li・Yi Guo・Shinji Kimura（Waseda Univ.）  VLD2019-120 HWS2019-93 |
|
| 抄録 | （和） | (まだ登録されていません) |
| （英） | Approximate computing (AC) sacrifices accuracy for better hardware performance since it relaxes the requirement of exact equivalence between the specification and implementation [1]. Floating point multiplier is widely used nowadays but it consumes a large amount of hardware resources. In this paper, approximate computing is applied to floating point multiplier. We separate the mantissa part. Exact multiplication is used for higher bits and a shifting addition algorithm is applied to lower bits. The addition algorithm involves bit addition and bit shifting, which is much simpler than bit multiplication. Bit shifting process uses the specific carry signal. Some bits of the mantissa are truncated with a small loss of accuracy. The result shows that the mean accuracy of the proposed floating point multiplier is 99.17% and the lowest accuracy performs as 97.15% which can be accepted by a wide range of applications. Compared with the exact floating point multiplier, the proposed work can reduce 67.65% of area, 16.64% of delay and 75.62% of power, respectively. | |
| キーワード | （和） | / / / / / / / |
| （英） | Approximate computing / floating point multiplier / high accuracy / / / / / | |
| 文献情報 | 信学技報, vol. 119, no. 443, VLD2019-120, pp. 151-156, 2020年3月. | |
| 資料番号 | VLD2019-120 | |
| 発行日 | 2020-02-26 (VLD, HWS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2019-120 HWS2019-93 |
|
| 研究会情報 | |
| 研究会 | HWS VLD |
| 開催期間 | 2020-03-04 - 2020-03-07 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2020-03-HWS-VLD |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Approximate Floating Point Multiplier based on Shifting Addition Using Carry Signal from Second-Highest-Bit |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / Approximate computing |
| キーワード(2)（和/英） | / floating point multiplier |
| キーワード(3)（和/英） | / high accuracy |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 李 捷 / Jie Li / リ ショウ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 郭 怡 / Yi Guo / カク イ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 木村 晋二 / Shinji Kimura / |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2020-03-05 16:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2019-120, HWS2019-93 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | no.443(VLD), no.444(HWS) |
| ページ範囲 | pp.151-156 |
| ページ数 | 6 |
| 発行日 | 2020-02-26 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]