| 講演抄録/キーワード |
| 講演名 |
2020-05-28 15:15
ベイジアンネットワーク構造学習の演算回路の繰り返し利用によるFPGAアクセラレータ 新田泰大(京大)・○高瀬英希(京大/JST) RECONF2020-7 |
| 抄録 |
(和) |
ベイジアンネットワークは,複数の観測された現象の因果関係あるいは相関関係を表すグラフィカルモデルの1つである.この構造学習は一般にNP困難な問題であり,近似解を得るにも計算時間が膨大になる.本研究では,ベイジアンネットワークの構造学習のためのFPGAアクセラレータを提案する.提案手法ではデータフロー型のアーキテクチャを採用し,動的計画法における依存関係のない処理を並列に実行する.演算回路を各処理段で繰り返し利用することで,FPGAの並列処理性能を活かしながら,限られた論理資源を効率的に使用する.提案手法をXilinx Alveo U200向けに高位合成によって実装した結果,ソフトウェアのシングルコア実行に比べて最大12.6倍,マルチコア場合に比べて最大2.98倍の高速化を達成した.システム全体の消費電力は,シングルコア実行よりも11%,マルチコア実行の41%よりも小さくできた.さらに,ノード数37の実用的なネットワークの構造学習においては,提案手法をLocal-to-Globalアルゴリズムに適用することで,ソフトウェア実行に比べて8.6倍の高速化を達成できた. |
| (英) |
|
| キーワード |
(和) |
FPGA / ベイジアンネットワーク / 構造学習 / 協調設計 / / / / |
| (英) |
/ / / / / / / |
| 文献情報 |
信学技報, vol. 120, no. 36, RECONF2020-7, pp. 37-42, 2020年5月. |
| 資料番号 |
RECONF2020-7 |
| 発行日 |
2020-05-21 (RECONF) |
| ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
査読に ついて |
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります. |
| PDFダウンロード |
RECONF2020-7 |