お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2020-11-17 14:25
BDDに基づく光論理回路の消費電力を最小化する変数順序付け
松尾亮祐湊 真一京大VLD2020-24 ICD2020-44 DC2020-44 RECONF2020-43 エレソ技報アーカイブへのリンク:ICD2020-44
抄録 (和) 近年ナノフォトニックデバイスを用いた光論理回路は, 超高速な動作が見込めるために注目を集めている. BDD (二分決定グラフ)に基づく光論理回路は光の高速性を活かすことができるために, BDD に基づく論理合成手法がいくつか提案されている. しかし, BDD に基づく回路は消費電力が非常に大きくなる課題を持つ. この課題への対策として, 本稿では消費電力を最小化する BDD の変数順序を求めるアルゴリズムを提案する. 我々の知る限り, これまでに光論理回路の消費電力を最小化する BDD の変数順序に関する研究はなされていない. 本稿では, 消費電力が変数順序に大きく依存すること, また電力を最小化する変数順序を求める最適化問題には既存の変数順序付け手法が適用できないことを示す. 隣接変数交換を活用することにより, 提案手法は高速化を図っている. ISCAS’85 ベンチマーク回路に対して, LUT テクノロジマッパーを適用することにより得られる 最大10 入力までの論理関数に対して実験を行い, 提案手法は実用的な計算時間で, ノード数最小の変数順序と比べて, 平均して消費電力を 30% を削減可能であった. 
(英) Optical logic circuits based on integrated nanophotonics have attracted significant interest due to their ultra-high-speed operation. Several researchers have studied a synthesis method based on the Binary Decision Diagram (BDD), as BDD-based optical logic circuits can take advantage of the light speed. However, a fundamental disadvantage of BDD-based
optical logic circuits is high power consumption. To address this issue, we propose a variable ordering algorithm for minimizing the power consumption. To the best of our knowledge, this is the first study of an optimization method of BDDs for optical logic
circuits. In this paper, we demonstrate that the power consumption largely depends on the variable order of a BDD; however, an optimization problem of finding the variable order to minimize the power consumption has large time complexity. To reduce the execution time, our algorithm utilizes an efficient reordering method based on adjacent variable swap. Experimental results using 10-input logic functions obtained by applying an LUT technology mapper to an ISCAS’85 c7552 benchmark circuit demonstrate that our algorithm can reduces the power consumption by an average of 30% within a reasonable amount of time
compared to the results of variable orders that minimize the number of nodes.
キーワード (和) 光論理回路 / 二分決定グラフ (BDD) / 変数順序付け / / / / /  
(英) Optical logic circuit / Binary Decision Diagram (BDD) / Variable ordering / / / / /  
文献情報 信学技報, vol. 120, no. 234, VLD2020-24, pp. 78-83, 2020年11月.
資料番号 VLD2020-24 
発行日 2020-11-10 (VLD, ICD, DC, RECONF) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2020-24 ICD2020-44 DC2020-44 RECONF2020-43 エレソ技報アーカイブへのリンク:ICD2020-44

研究会情報
研究会 VLD DC RECONF ICD IPSJ-SLDM  
開催期間 2020-11-17 - 2020-11-18 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) デザインガイア2020 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2020 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2020-11-VLD-DC-RECONF-ICD-SLDM 
本文の言語 日本語 
タイトル(和) BDDに基づく光論理回路の消費電力を最小化する変数順序付け 
サブタイトル(和)  
タイトル(英) Variable Ordering for Minimizing Power Consumption of BDD-based Optical Logic Circuits 
サブタイトル(英)  
キーワード(1)(和/英) 光論理回路 / Optical logic circuit  
キーワード(2)(和/英) 二分決定グラフ (BDD) / Binary Decision Diagram (BDD)  
キーワード(3)(和/英) 変数順序付け / Variable ordering  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 松尾 亮祐 / Ryosuke Matsuo / マツオ リョウスケ
第1著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ)
第2著者 氏名(和/英/ヨミ) 湊 真一 / Shin-ichi Minato / ミナト シンイチ
第2著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2020-11-17 14:25:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2020-24, ICD2020-44, DC2020-44, RECONF2020-43 
巻番号(vol) vol.120 
号番号(no) no.234(VLD), no.235(ICD), no.236(DC), no.237(RECONF) 
ページ範囲 pp.78-83 
ページ数
発行日 2020-11-10 (VLD, ICD, DC, RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会