| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-01-25 15:15 解像度に基づくスケールが可能なCNNアクセラレータのFPGA実現に関して ○佐山功起・神宮司明良・曽我尚人・中原啓貴（東工大）  VLD2020-49 CPSY2020-32 RECONF2020-68 |
|
| 抄録 | （和） | 近年，コンピュータビジョンの分野では，CNNが様々なタスクに利用されており，優れた性能を発揮している．しかし，その畳み込み演算の計算コストは非常に大きい．本研究では，CNNの計算コスト（計算量と必要なバッファサイズ）を削減する方法として，入力画像の解像度を下げることを検討し，分類精度と解像度のトレードオフについて考察する．水平方向，垂直方向，チャネル方向に高度に並列化されたCNNアクセラレータを提案する．各方向の並列度をパラメータ化することで入力解像度に対してスケール可能とした．任意の入力画像解像度に応じて計算効率と資源効率を最大化するハードウェアを提供する．MobileNetV2をベースにしたモデルでは，入力解像度が標準的な解像度の2242より低くても高い性能を達成することが判明した．例えば，1282の解像度では，ImageNet上で64.2%(Top-1)の精度を達成した．2242の解像度の場合と比較して7.3%の精度劣化で計算コストを約1/3に削減した．また，解像度のスケール可能な高並列化高速CNNアクセラレータを提案する．空間並列度をパラメータ化した高速CNNアクセラレータは，入力解像度に対してスケール可能である．このスケーラビリティにより，各解像度に対して様々な回路規模での効率的な計算が可能となる．MobileNetV2をベースとした低解像度CNNをFPGAボード上に実装した．推論速度はCPUと比較して17.0倍のスループットを達成した． |
| （英） | In recent years, CNN has been used for various tasks in the field of computer vision and has achievedexcellent performance. However, the computational complexity of these convolutional operations is enormous. Weinvestigate the resolution reduction of the input image as a method to reduce the costs (computation complexity andrequired buffer size) of CNN and discuss the trade-off between classification accuracy and resolution. We propose ahighly parallelized CNN accelerator in the horizontal, vertical and channel directions. The parallelism parameterizedin each direction is scalable to the input resolution. It provides hardware that maximizes computational and resourceefficiency depending on a given input image resolution. We found the accuracy decrease is small even if the inputresolution is lower than the standard resolution of2242in the model based on MobileNetV2. As an example, at1282resolutions, the model achieves 64.2% (Top-1) accuracy on ImageNet and computational costs are reduced to about1/3 for a 7.3% decrease compared to the standard resolution case. Also, we propose a highly parallelized high-speedCNN accelerator with resolution scalable. The accelerator with spatial-parallelism parameterized is scalable to theinput resolution. The scalability enables efficient computation on various circuit scales for each resolution. We haveimplemented a low-resolution CNN based on MobileNetV2 on an FPGA board. The inference speed achieves framesper second by 17.0 times compared with CPU. | |
| キーワード | （和） | Convolutional Neural Networks / hardware accelerator / FPGA / / / / / |
| （英） | Convolutional Neural Networks / hardware accelerator / FPGA / / / / / | |
| 文献情報 | 信学技報, vol. 120, no. 339, RECONF2020-68, pp. 58-62, 2021年1月. | |
| 資料番号 | RECONF2020-68 | |
| 発行日 | 2021-01-18 (VLD, CPSY, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2020-49 CPSY2020-32 RECONF2020-68 |
|
| 研究会情報 | |
| 研究会 | CPSY RECONF VLD IPSJ-ARC IPSJ-SLDM |
| 開催期間 | 2021-01-25 - 2021-01-26 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2021-01-CPSY-RECONF-VLD-ARC-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 解像度に基づくスケールが可能なCNNアクセラレータのFPGA実現に関して |
| サブタイトル（和） | |
| タイトル（英） | A High-speed Convolutional Neural Network Accelerator for an Adaptive Resolution on an FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Convolutional Neural Networks / Convolutional Neural Networks |
| キーワード(2)（和/英） | hardware accelerator / hardware accelerator |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 佐山 功起 / Koki Sayama / サヤマ コウキ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第2著者 氏名（和/英/ヨミ） | 神宮司 明良 / Akira Jinguji / ジングウジ アキラ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第3著者 氏名（和/英/ヨミ） | 曽我 尚人 / Naoto Soga / ソガ ナオト |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第4著者 氏名（和/英/ヨミ） | 中原 啓貴 / Hiroki Nakahara / ナカハラ ヒロキ |
| 第4著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-01-25 15:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2020-49, CPSY2020-32, RECONF2020-68 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | no.337(VLD), no.338(CPSY), no.339(RECONF) |
| ページ範囲 | pp.58-62 |
| ページ数 | 5 |
| 発行日 | 2021-01-18 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]