| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-03-03 13:50 ［記念講演］Dynamical Decomposition and Mapping of MPMCT Gates to Nearest Neighbor Architectures ○Atsushi Matsuo・Wakaki Hattori・Shigeru Yamashita（Ritsumeikan University）  VLD2020-73 HWS2020-48 |
|
| 抄録 | （和） | 量子コンピュータを物理的に実現するためには，Mixed-Polarity Multiple-Control Toffoli（MPMCT）ゲートで構成された量子回路をNearest Neighbor Architecture（NNA）にマッピングする必要がある．MPMCT ゲートを NNA にマッピング するためには，（1）MPMCTゲートを1量子ビットゲートと2量子ビットゲートのみ に分解し，（2）SWAP ゲートを挿入することで演算に用いる二つの量子ビットをそれ ぞれ隣接させる必要がある. 現在までにこれら二つの処理は，それぞれ独立に盛んに研究が行われてきた．本論文ではこれら二つの処理を独立に順番に行うのではなく，二つの処理を同時に行いつつ動的にMPMCTゲートを分解することで，量子回路中の量子ゲート数を削減する手法を提案する．提案手法ではMPMCTゲートの分解の際，分解後にSWAP ゲートを挿入しやすいように量子回路の後段に与える影響を考慮しつつ，量子ビットの配置に基づいてMPMCTゲートの分解を行う．実験の結果，既存手法と比較して提案手法では，ほとんどのケースにおいて MPMCT ゲートで構成 された量子回路をより少ない量子ゲート数で NNA にマッピングできることが確認 |
| （英） | We usually use {it Mixed-Polarity Multiple-Control Toffoli (MPMCT)} gates to realize large control logic functions for quantum computation. A logic circuit consisting of MPMCT gates needs to be mapped to a quantum computing device that has some physical limitation; (1) we need to decompose MPMCT gates into one or two-qubit gates, and then (2) we need to insert {it SWAP} gates such that all the gates can be performed on {it Nearest Neighbor Architectures (NNAs).} Up to date, the above two processes have been independently studied intensively. This paper points out that we can decrease the total number of the gates in a circuit if the above two processes are considered {it dynamically} as a single step; we propose a method to inserts SWAP gates while decomposing MPMCT gates unlike most of the existing methods. Our additional idea is to consider the effect on the latter part of a circuit carefully by considering the qubit layout when decomposing an MPMCT gate. We show some experimental results to confirm the effectiveness of our method. | |
| キーワード | （和） | 量子回路 / Mixed-Polarity Multiple-Control Toffoli (MPMCT) gate / Nearest Neighbor Architecture (NNA) / / / / / |
| （英） | Quantum Circuit / Mixed-Polarity Multiple-Control Toffoli (MPMCT) gate / Nearest Neighbor Architecture (NNA) / / / / / | |
| 文献情報 | 信学技報, vol. 120, no. 400, VLD2020-73, pp. 31-31, 2021年3月. | |
| 資料番号 | VLD2020-73 | |
| 発行日 | 2021-02-24 (VLD, HWS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2020-73 HWS2020-48 |
|
| 研究会情報 | |
| 研究会 | HWS VLD |
| 開催期間 | 2021-03-03 - 2021-03-04 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2021-03-HWS-VLD |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Dynamical Decomposition and Mapping of MPMCT Gates to Nearest Neighbor Architectures |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 量子回路 / Quantum Circuit |
| キーワード(2)（和/英） | Mixed-Polarity Multiple-Control Toffoli (MPMCT) gate / Mixed-Polarity Multiple-Control Toffoli (MPMCT) gate |
| キーワード(3)（和/英） | Nearest Neighbor Architecture (NNA) / Nearest Neighbor Architecture (NNA) |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 松尾 惇士 / Atsushi Matsuo / |
| 第1著者 所属（和/英） | Ritsumeikan University (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan University) |
| 第2著者 氏名（和/英/ヨミ） | Wakaki Hattori / Wakaki Hattori / |
| 第2著者 所属（和/英） | Ritsumeikan University (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan University) |
| 第3著者 氏名（和/英/ヨミ） | Shigeru Yamashita / Shigeru Yamashita / |
| 第3著者 所属（和/英） | Ritsumeikan University (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan University) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-03-03 13:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2020-73, HWS2020-48 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | no.400(VLD), no.401(HWS) |
| ページ範囲 | p.31 |
| ページ数 | 1 |
| 発行日 | 2021-02-24 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]