| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-03-26 12:00 レジスタ転送レベルにおけるアンチSATに基づく論理暗号化法 ○辻川敦也・細川利典（日大）・吉村正義（京都産大）  CPSY2020-64 DC2020-94 |
|
| 抄録 | （和） | 近年，大規模化に伴いVLSIを設計会社1社のみで設計を行うのが困難になり，IPベンダよりIPコアを購入し必要な部分のみを設計する手法を用いている．一方，IPコアは著作権侵害を容易に行えるという欠点を持つため，論理暗号化を施す必要がある．しかしながら，従来の論理暗号化手法は，SAT攻撃によって正しい鍵を容易に解読される．SAT攻撃に耐性のあるアンチSATに基づく論理暗号化法が提案されているが，その方法をゲートレベルの論理回路に設計することは困難である．それゆえ，本論文では，レジスタ転送レベルにおいてアンチSATに基づく論理暗号化手法を提案する． |
| （英） | In recent years, increasing circuit density, it has become difficult for only one semiconductor design company to design a VLSI. Thus, design companies purchase IP cores from IP vendors and design only the necessary parts. On the other hand, since IP cores have the disadvantage that copyright infringement can be easily performed, logic locking has to be applied to them. However, with conventional logic locking methods, the correct key can be easily decrypted by a SAT attack. Therefore, anti-SAT methods, which are logic locking method that is resistant to SAT attacks, have been proposed. However, it is difficult to design logic locking based on anti-SAT into logic circuits at gate level. In this paper, we propose a logic locking method based on anti-SAT at register transfer level. | |
| キーワード | （和） | 論理暗号化 / レジスタ転送レベル / SAT攻撃 / アンチSAT / セキュリティ設計 / / / |
| （英） | Logic Locking / Register Transfer Level / SAT Attack / Anti-SAT / design for security / / / | |
| 文献情報 | 信学技報, vol. 120, no. 436, DC2020-94, pp. 85-90, 2021年3月. | |
| 資料番号 | DC2020-94 | |
| 発行日 | 2021-03-18 (CPSY, DC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2020-64 DC2020-94 |
|
| 研究会情報 | |
| 研究会 | CPSY DC IPSJ-SLDM IPSJ-EMB IPSJ-ARC |
| 開催期間 | 2021-03-25 - 2021-03-26 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | 組込み技術とネットワークに関するワークショップ ETNET2021 |
| テーマ（英） | ETNET2021 |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2021-03-CPSY-DC-SLDM-EMB-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | レジスタ転送レベルにおけるアンチSATに基づく論理暗号化法 |
| サブタイトル（和） | |
| タイトル（英） | A Logic Locking Method Based on Anti-SAT at Register Transfer Level |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 論理暗号化 / Logic Locking |
| キーワード(2)（和/英） | レジスタ転送レベル / Register Transfer Level |
| キーワード(3)（和/英） | SAT攻撃 / SAT Attack |
| キーワード(4)（和/英） | アンチSAT / Anti-SAT |
| キーワード(5)（和/英） | セキュリティ設計 / design for security |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 辻川 敦也 / Atsuya Tsujikawa / ツジカワ アツヤ |
| 第1著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ |
| 第2著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 吉村 正義 / Masayoshi Yoshimura / ヨシムラ マサヨシ |
| 第3著者 所属（和/英） | 京都産業大学 (略称： 京都産大) Kyoto Sangyo University (略称： Kyoto Sangyo Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-03-26 12:00:00 |
| 発表時間 | 20分 |
| 申込先研究会 | DC |
| 資料番号 | CPSY2020-64, DC2020-94 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | no.435(CPSY), no.436(DC) |
| ページ範囲 | pp.85-90 |
| ページ数 | 6 |
| 発行日 | 2021-03-18 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]