| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-06-22 17:10 組合せ最適化問題に向けたReRAMを用いたコンピュテーション・イン・メモリにおける量子化ビット数とエラー率の解への影響 ○三澤奈央子・田岡健太・越能俊介・松井千尋・竹内 健（東大）  SDM2021-28 |
|
| 抄録 | （和） | 組合せ最適化問題の1つであるナップサック問題を，抵抗変化型メモリReRAM（Resistive Random Access Memory）のコンピュテーション・イン・メモリ（CiM）にて，シミュレーティッド・アニーリングを用いて効率的に解く．初めに，ReRAMへの緩和効果としてAdaptive Endurance Relaxation（AER）を提案する．この提案により，ReRAMのBit-error rate，BERを100％削減，Current Windowを21.2%広げることができる．次に，シミュレーティッド・アニーリングのアルゴリズムをReRAM CiMにマッピングする方法を提案し，メモリの量子ビット数とBERの解への影響を評価する．2つの提案を組み合わせることで，結果として，ReRAM CiMの許容できるビット精度が2ビット，BERが2倍向上する． |
| （英） | The knapsack problem, one of combinatorial optimization problems, is solved effectively by simulated annealing in ReRAM (Resistive Random Access Memory) -based Computation-in-Memory. First, Adaptive Endurance Relaxation (AER) technique for ReRAM is proposed. As a result, Bit-error rate (BER) decreases by 100% and ‘Current Window’ increases by 21.2%. Second, simulated annealing algorithm mapping to ReRAM CiM is proposed and then the influence of quantized bit precision and BER on the optimal answer of the knapsack problem is investigated. Consequently, the combination of proposals 1 and 2 improves the acceptable bit precision by 2-bit and the acceptable BER 2 times. | |
| キーワード | （和） | ReRAM / コンピュテーション・イン・メモリ / 緩和効果 / イジングモデル / シミュレーティッド・アニーリング / / / |
| （英） | ReRAM / Computation-in-Memory / Relaxation / Ising model / Simulated annealing / / / | |
| 文献情報 | 信学技報, vol. 121, no. 71, SDM2021-28, pp. 23-26, 2021年6月. | |
| 資料番号 | SDM2021-28 | |
| 発行日 | 2021-06-15 (SDM) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2021-28 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2021-06-22 - 2021-06-22 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | MOSデバイス・メモリ高性能化－材料・プロセス技術 （応用物理学会 シリコンテクノロジー分科会との合同開催） |
| テーマ（英） | Material Science and Process Technology for MOS Devices and Memories |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2021-06-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 組合せ最適化問題に向けたReRAMを用いたコンピュテーション・イン・メモリにおける量子化ビット数とエラー率の解への影響 |
| サブタイトル（和） | |
| タイトル（英） | Influence of quantized bit precision and bit-error rate in Computation-in-Memory with ReRAM on optimal answers of combinatorial optimization problems |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ReRAM / ReRAM |
| キーワード(2)（和/英） | コンピュテーション・イン・メモリ / Computation-in-Memory |
| キーワード(3)（和/英） | 緩和効果 / Relaxation |
| キーワード(4)（和/英） | イジングモデル / Ising model |
| キーワード(5)（和/英） | シミュレーティッド・アニーリング / Simulated annealing |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 三澤 奈央子 / Naoko Misawa / ミサワ ナオコ |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. Tokyo) |
| 第2著者 氏名（和/英/ヨミ） | 田岡 健太 / Kenta Taoka / タオカ ケンタ |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. Tokyo) |
| 第3著者 氏名（和/英/ヨミ） | 越能 俊介 / Shunsuke Koshino / コシノ シュンスケ |
| 第3著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. Tokyo) |
| 第4著者 氏名（和/英/ヨミ） | 松井 千尋 / Chihiro Matsui / マツイ チヒロ |
| 第4著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. Tokyo) |
| 第5著者 氏名（和/英/ヨミ） | 竹内 健 / Ken Takeuchi / タケウチ ケン |
| 第5著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. Tokyo) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-06-22 17:10:00 |
| 発表時間 | 20分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2021-28 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | no.71 |
| ページ範囲 | pp.23-26 |
| ページ数 | 4 |
| 発行日 | 2021-06-15 (SDM) |
[研究会発表申込システムのトップページに戻る]