| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-09-10 15:00 ベイジアンネットワークの構造学習におけるローカルスコア計算のFPGAによる並列化 ○宮城竜大（京大）・高瀬英希（東大/JSTさきがけ）  RECONF2021-22 |
|
| 抄録 | （和） | ベイジアンネットワーク（BN）は，データセット内の変数間の関係を表す有向非巡回グラフである．最適なBN構造の学習は一般的にNP困難であるため，利用可能なメモリ量に応じてスケーラビリティが制限されるのが一般的である．本論文では，FPGAを用いて最適なBN構造を学習するための新しいスケーラブルな手法を提案する．必要なメモリ量を削減するため，本手法ではローカルスコアを計算する親集合のサイズを制限し，その結果を保存しない．そのため，指数関数的なサイズのローカルスコア全体を保存しなければならない従来の動的計画法と比較して，本手法はメモリ効率の点で有利である．さらに，処理要素を並列に繰り返し使用して少ない論理資源で高い並列性を抽出できるローカルスコアの計算方法を提案する．30変数のBNを用いて評価した結果，アクセラレータはシングルコアの実装に比べてローカルスコアを最大230倍高速に計算し，その性能はFPGAリソースの増加に伴って劇的に向上した．また，アクセラレータを用いた構造学習は，シングルコア実装を用いた構造学習に比べて，最大で3.5倍の速度で実行された． |
| （英） | Bayesian network (BN) is a directed acyclic graph that represents relationships among variables in data sets. Because learning optimal BN structure is generally NP-hard, the scalability is typically limited depending on the amount of available memory. This paper proposes a novel scalable method for learning optimal BN structure using FPGA. To reduce the amount of required memory, our approach limits the size of the parent set to calculate local scores and does not store their results. Therefore, our ｍethod has an advantage in terms of memory efficiency compared with previous dynamic programming algorithms, which have to store entire exponentially-sized local scores. We further propose a calculation method of local scores with the iterative use of processing elements in parallel. Evaluated with a 30-variable BN, the accelerator calculated local scores up to 230 times faster than the single-core implementation, and its performance improved dramatically with increasing FPGA resources. Furthermore, structure learning with the accelerator performed up to 3.5 times faster than structure learning with the single-core implementation. | |
| キーワード | （和） | FPGA / ベイジアンネットワーク / 再構成可能コンピューティング / 協調設計 / / / / |
| （英） | FPGA / Bayesian networks / reconfigurable computing / codesign / / / / | |
| 文献情報 | 信学技報, vol. 121, no. 175, RECONF2021-22, pp. 30-35, 2021年9月. | |
| 資料番号 | RECONF2021-22 | |
| 発行日 | 2021-09-03 (RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| 査読に ついて |
本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります． | |
| PDFダウンロード | RECONF2021-22 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2021-09-10 - 2021-09-10 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable system, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2021-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | ベイジアンネットワークの構造学習におけるローカルスコア計算のFPGAによる並列化 |
| サブタイトル（和） | |
| タイトル（英） | Parallel Calculation of Local Scores in Bayesian Network Structure Learning using FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | ベイジアンネットワーク / Bayesian networks |
| キーワード(3)（和/英） | 再構成可能コンピューティング / reconfigurable computing |
| キーワード(4)（和/英） | 協調設計 / codesign |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 宮城 竜大 / Ryota Miyagi / ミヤギ リョウタ |
| 第1著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 高瀬 英希 / Hideki Takase / タカセ ヒデキ |
| 第2著者 所属（和/英） | 東京大学/JSTさきがけ (略称： 東大/JSTさきがけ) The University of Tokyo/JST PRESTO (略称： U. Tokyo/JST) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-09-10 15:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2021-22 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | no.175 |
| ページ範囲 | pp.30-35 |
| ページ数 | 6 |
| 発行日 | 2021-09-03 (RECONF) |
[研究会発表申込システムのトップページに戻る]