| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-12-02 09:20 メムキャパシタを用いたスパイキングニューラルネットワークの開発 ～ シナプス強度とキャパシタンスの変換方式改善による認識精度のロス低減 ～ ○澤田篤志・押尾怜穏・木村 睦・張 任遠・中島康彦（奈良先端大）  VLD2021-32 ICD2021-42 DC2021-38 RECONF2021-40 |
|
| 抄録 | （和） | 人工知能に関する研究が急速に発展しており、人工知能の動作に特化した、低消費電力を可能とするコンピュータの開発の必要性が高まっている。その取り組みの一つに脳の神経回路をハードウェアで模倣するニューロモルフィックシステムがあり、特にスパイキングニューラルネットワークはエネルギー効率が高いことで注目されている。本研究ではメムキャパシタとパルス積分回路を用いたスパイキングニューラルネットワークを提案する。シミュレーション上の学習で得たシナプス強度と回路上のキャパシタンスの変換方式を改善することにより、MNISTの認識精度のロスを9%まで低減することに成功した。 |
| （英） | Research on artificial intelligence is developing rapidly, and there is an increasing need for the development of computers that specialize in the operation of artificial intelligence and enable low power consumption. One of these efforts is a neuromorphic system that mimics the neural circuits of the brain with hardware, and spiking neural networks in particular are attracting attention for their high energy efficiency. In this research, we propose a spiking neural network using a Mem capacitor and a pulse integrator circuit. By improving the conversion method between synaptic strength and capacitance on the circuit obtained by learning on simulation, we succeeded in reducing the loss of MNIST recognition accuracy to 9%. | |
| キーワード | （和） | メムキャパシタ / スパイキングニューラルネットワーク / パルス積分回路 / / / / / |
| （英） | Memcapacitor / Spiking Neural Network / Pulse integrator circuit / / / / / | |
| 文献情報 | 信学技報, vol. 121, no. 277, VLD2021-32, pp. 87-92, 2021年12月. | |
| 資料番号 | VLD2021-32 | |
| 発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2021-32 ICD2021-42 DC2021-38 RECONF2021-40 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2021-12-01 - 2021-12-02 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | デザインガイア2021 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2021 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2021-12-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | メムキャパシタを用いたスパイキングニューラルネットワークの開発 |
| サブタイトル（和） | シナプス強度とキャパシタンスの変換方式改善による認識精度のロス低減 |
| タイトル（英） | Development of Spiking Neural Network with Mem Capacitor |
| サブタイトル（英） | Reduction of recognition accuracy loss by improving the conversion method between synaptic strength and capacitance |
| キーワード(1)（和/英） | メムキャパシタ / Memcapacitor |
| キーワード(2)（和/英） | スパイキングニューラルネットワーク / Spiking Neural Network |
| キーワード(3)（和/英） | パルス積分回路 / Pulse integrator circuit |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 澤田 篤志 / Atsushi Sawada / サワダ アツシ |
| 第1著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第2著者 氏名（和/英/ヨミ） | 押尾 怜穏 / Reon Oshio / オシオ レオン |
| 第2著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第3著者 氏名（和/英/ヨミ） | 木村 睦 / Mutsumi Kimura / キムラ ムツミ |
| 第3著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第4著者 氏名（和/英/ヨミ） | 張 任遠 / Renyuan Zhang / チョウ ニンエン |
| 第4著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第5著者 氏名（和/英/ヨミ） | 中島 康彦 / Yasuhiko Nakashima / ナカシマ ヤスヒコ |
| 第5著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-12-02 09:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2021-32, ICD2021-42, DC2021-38, RECONF2021-40 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | no.277(VLD), no.278(ICD), no.279(DC), no.280(RECONF) |
| ページ範囲 | pp.87-92 |
| ページ数 | 6 |
| 発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]