| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-11-10 15:15 ［招待講演］CMOSを用いたスピン量子ビット読み出し単一電子回路シミュレーション ○棚本哲史（帝京大）  SDM2022-68 |
|
| 抄録 | （和） | 量子コンピュータでは量子ビットの研究と同様に周辺回路の研究も重要である。量子ビットの検出には通常、単一電子素子 (Single-Electron Transistor, SET) が用いられる。この報告では、シリコン量子コンピューターの測定システムのスケーラブルな検出回路について、 CMOS 回路に SET のペアを実装する方式の検討結果を示す。具体的には、二段増幅プロセスを提案し、 SPICE(Simulation Program with Integrated Circuit Emphasis) 回路シミュレータを適用して数値的に特性を調べた。第１の増幅段階は、 SET を pMOS トランジスタに直接接続することによって実行される。第 2 段階では、参照 SET を導入し、差動増幅回路や SRAM セルなどの標準的な増幅回路を使用して、 2 つの SET 間の差を増幅する。 SET から CMOS 回路への直接信号転送により、量子ビットの CMOS 回路への統合がより実現可能になる。 |
| （英） | In this study, we consider a scalable detection circuit theoretically based on the implementation of pairs of single-electron transistors (SETs) in complementary metal-oxide semiconductor (CMOS) circuits aiming at the feasible integration of measurement system of silicon quantum computers. A two-stage amplification process was proposed and numerically simulated by applying widely-used circuit simulators. The first amplification stage of the process is executed by direct connection of the SET to the pMOS transistors. In the second stage, we introduce a reference and a target SET and amplify the difference between two SETs using standard amplifier circuits, such as the differential amplifier circuits, and a static random-access memory (SRAM) cell. Implementation of the SETs into CMOS circuits makes the integration of SETs more feasible because of the direct signal transfer from the SETs to the CMOS circuits. | |
| キーワード | （和） | 量子コンピュータ / 量子ビット / 単一電子素子 / DRAM / SRAM / 増幅回路 / CMOS / |
| （英） | quantum computing / qubit / CMOS / single-electron transistor / SET / DRAM / SRAM / Amplifier | |
| 文献情報 | 信学技報, vol. 122, no. 247, SDM2022-68, pp. 19-22, 2022年11月. | |
| 資料番号 | SDM2022-68 | |
| 発行日 | 2022-11-03 (SDM) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2022-68 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2022-11-10 - 2022-11-11 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | プロセス・デバイス・回路シミュレーションおよび一般 |
| テーマ（英） | Process, Device, Circuit simulation, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2022-11-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | CMOSを用いたスピン量子ビット読み出し単一電子回路シミュレーション |
| サブタイトル（和） | |
| タイトル（英） | Simulation of CMOS circuit and single-electron transistors for readout of spin qubits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 量子コンピュータ / quantum computing |
| キーワード(2)（和/英） | 量子ビット / qubit |
| キーワード(3)（和/英） | 単一電子素子 / CMOS |
| キーワード(4)（和/英） | DRAM / single-electron transistor |
| キーワード(5)（和/英） | SRAM / SET |
| キーワード(6)（和/英） | 増幅回路 / DRAM |
| キーワード(7)（和/英） | CMOS / SRAM |
| キーワード(8)（和/英） | / Amplifier |
| 第1著者 氏名（和/英/ヨミ） | 棚本 哲史 / Tetsufumi Tanamoto / タナモト テツフミ |
| 第1著者 所属（和/英） | 帝京大学 (略称： 帝京大) Teikyo University (略称： Teikyo Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-11-10 15:15:00 |
| 発表時間 | 60分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2022-68 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.247 |
| ページ範囲 | pp.19-22 |
| ページ数 | 4 |
| 発行日 | 2022-11-03 (SDM) |
[研究会発表申込システムのトップページに戻る]