| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-11-28 13:05 FPGA-SoMを用いたASIC試作チップ評価システムの構築 ○今井 雅（弘前大）・吉瀬謙二（東工大）・米田友洋（NII）  VLD2022-19 ICD2022-36 DC2022-35 RECONF2022-42 |
|
| 抄録 | （和） | ASIC 試作チップの評価には、各チップの仕様に基づいた評価システムが必要であり、汎用性に乏しい。本 稿では、FPGA-SoM (System-on-Module) を利用した、汎用的な ASIC 試作チップ評価システムを提案する。提案シス テムの評価のため設計・製造した、手書き文字判定を行う MNIST AI チップについて紹介し、提案システムで評価した 結果を示す。また、設計時に用いたシミュレーション用テストベンチ記述をそのままハードウェア化するハードウェ アテストベンチを提案する。 |
| （英） | An ASIC prototype chip requires the corresponding evaluation system based on its specification, resulting in lack of versatility. In this paper, we propose a general ASIC prototype chip evaluation system using FPGA-SoM. An MNIST AI chip which recognizes handwritten digit characters is designed and manufactured for the evaluation of the developed system. We also propose a hardware testbench concept in which the testbench descrptions are directly translated into hardware. | |
| キーワード | （和） | FPGA-SoM / ASIC / AIチップ / ハードウェアテストベンチ / / / / |
| （英） | FPGA-SoM / ASIC / AI chip / Hardware test bench / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 283, VLD2022-19, pp. 1-6, 2022年11月. | |
| 資料番号 | VLD2022-19 | |
| 発行日 | 2022-11-21 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2022-19 ICD2022-36 DC2022-35 RECONF2022-42 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2022-11-28 - 2022-11-30 |
| 開催地（和） | 金沢市文化ホール |
| 開催地（英） | |
| テーマ（和） | デザインガイア2022 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2022 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2022-11-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGA-SoMを用いたASIC試作チップ評価システムの構築 |
| サブタイトル（和） | |
| タイトル（英） | Development of ASIC Prototype Chip Evaluation System using FPGA-SoM |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA-SoM / FPGA-SoM |
| キーワード(2)（和/英） | ASIC / ASIC |
| キーワード(3)（和/英） | AIチップ / AI chip |
| キーワード(4)（和/英） | ハードウェアテストベンチ / Hardware test bench |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 今井 雅 / Masashi Imai / イマイ マサシ |
| 第1著者 所属（和/英） | 弘前大学 (略称： 弘前大) Hirosaki University (略称： Hirosaki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 吉瀬 謙二 / Kenji Kise / キセ ケンジ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 米田 友洋 / Tomohiro Yoneda / ヨネダ トモヒロ |
| 第3著者 所属（和/英） | 国立情報学研究所 (略称： NII) National Institute of Informatics (略称： NII) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-11-28 13:05:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2022-19, ICD2022-36, DC2022-35, RECONF2022-42 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.283(VLD), no.284(ICD), no.285(DC), no.286(RECONF) |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2022-11-21 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]