| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-11-30 14:45 3次元積層ICに実装した遅延検査容易化回路によるTSV検査能力評価 ○高見圭悟・四柳浩之・橋爪正樹（徳島大）  VLD2022-47 ICD2022-64 DC2022-63 RECONF2022-70 |
|
| 抄録 | （和） | 3 次元積層ICにおいてチップ間接続に用いられるTSVの故障検査が課題となっている.我々はチップ間接続における遅延故障を検出するために時間-ディジタル変換回路内蔵バウンダリスキャン設計を提案している.この遅延故障検査容易化回路を実装した3次元積層ICを試作し,TSVを伝搬する信号遅延を調査した.その結果,提案回路により標準より小さい径のTSVにおいて発生した論理値異常が検出可能であり,また論理値異常が発生していないTSVでの大きな遅延の検出可能であることを確認した. |
| （英） | Testing TSVs used for chip-to-chip interconnection in 3D stacked ICs is a challenging problem. We have proposed a boundary scan design with an embedded time-to-digital convertor circuit to detect delay faults in interconnects. A prototype 3D stacked IC with this delay testable circuit was fabricated, and the signal delay that occurred through TSVs was measured. As a result, the proposed delay testable circuit can detect both logic errors that occurred in TSVs with smaller than standard diameters and significant signal delay through a TSV with no logic error. | |
| キーワード | （和） | TSV(Through Silicon Via) / 遅延故障 / 検査容易化設計 / / / / / |
| （英） | TSV(Through Silicon via) / delay fault / design for testability / / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 285, DC2022-63, pp. 162-167, 2022年11月. | |
| 資料番号 | DC2022-63 | |
| 発行日 | 2022-11-21 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2022-47 ICD2022-64 DC2022-63 RECONF2022-70 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2022-11-28 - 2022-11-30 |
| 開催地（和） | 金沢市文化ホール |
| 開催地（英） | |
| テーマ（和） | デザインガイア2022 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2022 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2022-11-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 3次元積層ICに実装した遅延検査容易化回路によるTSV検査能力評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of testing TSVs using the delay testable circuit implemented in a 3D IC |
| サブタイトル（英） | |
| キーワード(1)（和/英） | TSV(Through Silicon Via) / TSV(Through Silicon via) |
| キーワード(2)（和/英） | 遅延故障 / delay fault |
| キーワード(3)（和/英） | 検査容易化設計 / design for testability |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 高見 圭悟 / Keigo Takami / タカミ ケイゴ |
| 第1著者 所属（和/英） | 徳島大学 (略称： 徳島大) Tokushima University (略称： Tokushima Univ. Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 四柳 浩之 / Hiroyuki Yotsuyanagi / ヨツヤナギ ヒロユキ |
| 第2著者 所属（和/英） | 徳島大学 (略称： 徳島大) Tokushima University (略称： Tokushima Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 橋爪 正樹 / Masaki Hashizume / ハシヅメ マサキ |
| 第3著者 所属（和/英） | 徳島大学 (略称： 徳島大) Tokushima University (略称： Tokushima Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-11-30 14:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2022-47, ICD2022-64, DC2022-63, RECONF2022-70 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.283(VLD), no.284(ICD), no.285(DC), no.286(RECONF) |
| ページ範囲 | pp.162-167 |
| ページ数 | 6 |
| 発行日 | 2022-11-21 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]