| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2023-03-02 11:50 高位合成における分離型データオーケストレーションの自動合成 ○薄井真之・高前田伸也（東大）  VLD2022-90 HWS2022-61 |
|
| 抄録 | （和） | ドメイン固有アーキテクチャ（DSA）の重要性が高まっている．最適化されたアクセラレータは高い性能とエネルギー効率を達成する一方，その設計には多大な労力を要する．抽象度を上げて設計の生産性を高めるため，高位合成が探求されてきた．それでも，高性能なアクセラレータは明示的で分離されたデータオーケストレーション（EDDO）をしばしば必要とするため，データオーケストレーションの設計は依然として煩雑でありうる．データ移動を明示的に制御することで性能向上のためにドメイン知識を活用することが可能となり，分離されたデータオーケストレーション機構が計算と通信をオーバーラップさせて性能を改善するため，EDDOはDSAに適している．本研究では，EDDOを伴うアクセラレータの設計を容易にするため，明示的なデータオーケストレーションにおいてデータオーケストレーション機構を自動的に分離する方法を提案し，それを高位合成に統合する．提案手法では，プログラムのデータ移動に関する部分を抽出し，それをハードウェアに合成する．既存の高位合成ツールであるVeriloggenをもとに，分離型データオーケストレーションを自動的に合成するツールを開発した．それを用いて，GeMMとSpMMのアクセラレータを実装した．提案する自動合成手法は実行時間を半分近く削減した． |
| （英） | We automatically decouple data orchestration mechanisms in explicit data orchestration to facilitate accelerator design. We implemented the proposed method based on the existing high-level synthesis tool Veriloggen. The proposed method reduced execution time by almost half. | |
| キーワード | （和） | アクセラレータ / 高位合成 / メモリシステム / / / / / |
| （英） | Accelerator / High-level synthesis / Memory system / / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 402, VLD2022-90, pp. 103-108, 2023年3月. | |
| 資料番号 | VLD2022-90 | |
| 発行日 | 2023-02-22 (VLD, HWS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2022-90 HWS2022-61 |
|
| 研究会情報 | |
| 研究会 | HWS VLD |
| 開催期間 | 2023-03-01 - 2023-03-04 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2023-03-HWS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 高位合成における分離型データオーケストレーションの自動合成 |
| サブタイトル（和） | |
| タイトル（英） | Automatic Synthesis of Decoupled Data Orchestration in High-Level Synthesis |
| サブタイトル（英） | |
| キーワード(1)（和/英） | アクセラレータ / Accelerator |
| キーワード(2)（和/英） | 高位合成 / High-level synthesis |
| キーワード(3)（和/英） | メモリシステム / Memory system |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 薄井 真之 / Masayuki Usui / ウスイ マサユキ |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： UTokyo) |
| 第2著者 氏名（和/英/ヨミ） | 高前田 伸也 / Shinya Takamaeda / タカマエダ シンヤ |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： UTokyo) |
| 講演者 | 第1著者 |
| 発表日時 | 2023-03-02 11:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2022-90, HWS2022-61 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.402(VLD), no.403(HWS) |
| ページ範囲 | pp.103-108 |
| ページ数 | 6 |
| 発行日 | 2023-02-22 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]