| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2023-03-03 10:20 共通信号制約付きコモンセントロイド配置におけるペア対称配線手法 ○徐 紫昂・田湯 智・高橋篤司（東工大）・モロンゴ マチュー・南 誠・西岡克也（ジーダット）  VLD2022-102 HWS2022-73 |
|
| 抄録 | （和） | アナログ集積回路では，素子特性の相対精度を頼りとした設計が一般に行われる．本研究は，コモンセントロイド配置されているトランジスタを対象に，対称的な配線を生成する配線手法の実現を目的とする．2層ペア対称配線において，ネット数に対して利用できる縦トラックの割合が少ない場合には，隣接端子の配線が縦トラックを共有する必要がある．ネットの横トラックを周期的に割り当て，配線テンプレートを利用して，効率よく対称配線を生成する配線手法を提案したが，端子間に共通信号が存在する場合には，制約違反が生じる場合があった．本稿では，共通信号が存在する場合にも，制約違反が生じないように改良した汎用的な配線手法を提案する． |
| （英） | In analog integrated circuits, designs usually rely on the relative accuracy of device characteristics. The purpose of this research is to establish a symmetrical routing method for transistors in common centroid layout. Even though a symmetrical routing method that uses routing templates with periodical horizontal tracks assignment of nets have been proposed, its outputs may violate the design rule when common signals exist. In this paper, we propose a universal symmetrical routing method that prevents design rule violations even when common signals exist. | |
| キーワード | （和） | コモンセントロイド / 対称配線 / / / / / / |
| （英） | Common Centroid placement / Pair Symmetrical Routing / / / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 402, VLD2022-102, pp. 155-160, 2023年3月. | |
| 資料番号 | VLD2022-102 | |
| 発行日 | 2023-02-22 (VLD, HWS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2022-102 HWS2022-73 |
|
| 研究会情報 | |
| 研究会 | HWS VLD |
| 開催期間 | 2023-03-01 - 2023-03-04 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2023-03-HWS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 共通信号制約付きコモンセントロイド配置におけるペア対称配線手法 |
| サブタイトル（和） | |
| タイトル（英） | Pair Symmetrical Routing in Common Centroid Placement with Common Signal Constraints |
| サブタイトル（英） | |
| キーワード(1)（和/英） | コモンセントロイド / Common Centroid placement |
| キーワード(2)（和/英） | 対称配線 / Pair Symmetrical Routing |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 徐 紫昂 / Zuan Jo / ジョ ズアン |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第2著者 氏名（和/英/ヨミ） | 田湯 智 / Satoshi Tayu / タユ サトシ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第3著者 氏名（和/英/ヨミ） | 高橋 篤司 / Atsushi Takahashi / タカハシ アツシ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第4著者 氏名（和/英/ヨミ） | モロンゴ マチュー / Molongo Mathieu / モロンゴ マチュー |
| 第4著者 所属（和/英） | 株式会社ジーダット (略称： ジーダット) Japan EDA Technologies (略称： JEDAT) |
| 第5著者 氏名（和/英/ヨミ） | 南 誠 / Makoto Minami / ミナミ マコト |
| 第5著者 所属（和/英） | 株式会社ジーダット (略称： ジーダット) Japan EDA Technologies (略称： JEDAT) |
| 第6著者 氏名（和/英/ヨミ） | 西岡 克也 / Katsuya Nishioka / ニシオカ カツヤ |
| 第6著者 所属（和/英） | 株式会社ジーダット (略称： ジーダット) Japan EDA Technologies (略称： JEDAT) |
| 講演者 | 第1著者 |
| 発表日時 | 2023-03-03 10:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2022-102, HWS2022-73 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.402(VLD), no.403(HWS) |
| ページ範囲 | pp.155-160 |
| ページ数 | 6 |
| 発行日 | 2023-02-22 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]