| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2023-03-03 15:45 RG-DTM型アービターPUFのFPGA実装と固有ID生成特性改善の検討 ○堺 美華・大山達哉・吉田康太（立命館大）・堀 洋平・片下敏宏（産総研）・白畑正芳・藤野 毅（立命館大）  VLD2022-111 HWS2022-82 |
|
| 抄録 | （和） | FPGA上で固有のIDを生成する手段としてPUF実装の検討を行っている．ユニーク性の高い固有IDを生成できるアービターPUFをFPGA実装するために，セレクタおよびLook Up Tableの配置を厳密に指定する手法を用いた．さらに本手法を拡張して，2つの経路の遅延時間差を計測してレスポンスを生成するRG-DTM型アービターPUFをFPGA上に実装する新しい手法を提案する．本発表では，FPGA上に実装した２種類のPUFのレスポンスから得られた固有IDの特性を評価し，シミュレーションでその結果を考察したので報告する． |
| （英） | We studied the implementation method of PUF for generating a unique ID on FPGA. We adopted a method of controlling the placement of FPGA elements such as selectors and Look Up Tables, in order to get high uniqueness of arbiter PUF. In addition, we propose a new method to implement an RG-DTM Arbiter PUF on FPGA that generates the unique ID according to the delay time measurement scheme, by applying this method. In this paper, we report the evaluated results of unique IDs obtained from two types of PUFs implemented on FPGA. | |
| キーワード | （和） | PUF / Arbiter PUF / RG-DTM PUF / FPGA実装 / / / / |
| （英） | PUF / Arbiter PUF / RG-DTM PUF / FPGA implementation / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 403, HWS2022-82, pp. 209-214, 2023年3月. | |
| 資料番号 | HWS2022-82 | |
| 発行日 | 2023-02-22 (VLD, HWS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2022-111 HWS2022-82 |
|
| 研究会情報 | |
| 研究会 | HWS VLD |
| 開催期間 | 2023-03-01 - 2023-03-04 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | HWS |
| 会議コード | 2023-03-HWS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | RG-DTM型アービターPUFのFPGA実装と固有ID生成特性改善の検討 |
| サブタイトル（和） | |
| タイトル（英） | Study of Intrinsic ID extracted from RG-DTM Arbiter PUF implemented on FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | PUF / PUF |
| キーワード(2)（和/英） | Arbiter PUF / Arbiter PUF |
| キーワード(3)（和/英） | RG-DTM PUF / RG-DTM PUF |
| キーワード(4)（和/英） | FPGA実装 / FPGA implementation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 堺 美華 / Mika Sakai / サカイ ミカ |
| 第1著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 大山 達哉 / Tatsuya Oyama / オオヤマ タツヤ |
| 第2著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 吉田 康太 / Kota Yoshida / ヨシダ コウタ |
| 第3著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 堀 洋平 / Yohei Hori / ホリ ヨウヘイ |
| 第4著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第5著者 氏名（和/英/ヨミ） | 片下 敏宏 / Toshihiro Katashita / カタシタ トシヒロ |
| 第5著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第6著者 氏名（和/英/ヨミ） | 白畑 正芳 / Masayoshi Shirahata / シラハタ マサヨシ |
| 第6著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第7著者 氏名（和/英/ヨミ） | 藤野 毅 / Takeshi Fujino / フジノ タケシ |
| 第7著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2023-03-03 15:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | HWS |
| 資料番号 | VLD2022-111, HWS2022-82 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.402(VLD), no.403(HWS) |
| ページ範囲 | pp.209-214 |
| ページ数 | 6 |
| 発行日 | 2023-02-22 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]