| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2023-08-04 14:55 ベイジアンネットワーク構造学習のための可塑性を備えたFPGAアクセラレータ ○宮城竜大（東大）・安戸僚汰（京大）・佐野健太郎（理研）・高瀬英希（東大）  RECONF2023-15 |
|
| 抄録 | （和） | ベイジアンネットワークは，離散確率変数内の不確実性を含む知識を表現するための強力なモデルである．ベイジアンネットワークを活用するためには，サンプルの集合から条件付き独立性を適切に符号化する有向非巡回グラフの構造を学習する必要があるが，離散確率変数が引き起こす組合せ爆発によって，高い計算コストを必要とする．本稿では，競合しうるアルゴリズムの問題および課題を整理し，FPGAの論理資源と並列性を効果的に利用する親集合同定の高速化手法を提案する． Xilinx Alveo U50 FPGAボード上で実行される我々の高速化実装は，優れた高速化性能を示し，Intel Xeon W-2265 CPU上で動作するマルチスレッド実装と比較しても最大5.0倍の高速化を達成した． |
| （英） | A Bayesian network is a powerful model for representing knowledge involving uncertainty within discrete random variables. To leverage the potential of Bayesian networks, users must learn the structure of a Directed Acyclic Graph encoding conditional independence from data. However, the high data dimensionality of discrete random variables results in a significant computationally expensive. This paper proposes, analyzes, and evaluates a novel acceleration method for parent set identification, which can effectively exploit logic resources and parallelism of an FPGA. Our accelerated implementation running on an Xilinx Alveo U50 FPGA shows a superior performance and achieves up to 5.0 times speedup over 16-threaded implementation running on an Intel Xeon W-2265 CPU. |
|
| キーワード | （和） | FPGA / ベイジアンネットワーク / 再構成可能コンピューティング / ハードウェアアクセラレータ / / / / |
| （英） | FPGA / Bayesian network / reconfigurable computing / hardware accelerator / / / / | |
| 文献情報 | 信学技報, vol. 123, no. 151, RECONF2023-15, pp. 7-12, 2023年8月. | |
| 資料番号 | RECONF2023-15 | |
| 発行日 | 2023-07-28 (RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2023-15 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2023-08-04 - 2023-08-04 |
| 開催地（和） | 函館アリーナ |
| 開催地（英） | Hakodate Arena |
| テーマ（和） | 2023年並列／分散／協調処理に関するサマー・ワークショップ（SWoPP 2023） |
| テーマ（英） | SWoPP2023: Parallel, Distributed and Cooperative Processing Systems and Dependable Computing |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2023-08-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | ベイジアンネットワーク構造学習のための可塑性を備えたFPGAアクセラレータ |
| サブタイトル（和） | |
| タイトル（英） | An Elastic FPGA-based Accelerator for Bayesian Network Structure Learning |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | ベイジアンネットワーク / Bayesian network |
| キーワード(3)（和/英） | 再構成可能コンピューティング / reconfigurable computing |
| キーワード(4)（和/英） | ハードウェアアクセラレータ / hardware accelerator |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 宮城 竜大 / Ryota Miyagi / ミヤギ リョウタ |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： The Univ. of Tokyo) |
| 第2著者 氏名（和/英/ヨミ） | 安戸 僚汰 / Ryota Yasudo / ヤスド リョウタ |
| 第2著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 佐野 健太郎 / Kentaro Sano / サノ ケンタロウ |
| 第3著者 所属（和/英） | 理化学研究所 (略称： 理研) RIKEN (略称： RIKEN) |
| 第4著者 氏名（和/英/ヨミ） | 高瀬 英希 / Hideki Takase / タカセ ヒデキ |
| 第4著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： The Univ. of Tokyo) |
| 講演者 | 第1著者 |
| 発表日時 | 2023-08-04 14:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2023-15 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | no.151 |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2023-07-28 (RECONF) |
[研究会発表申込システムのトップページに戻る]