| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2023-09-14 16:20 組み込みAI処理のためのRISC-Vベクタ拡張と同時マルチスレッディング（SMT）の融合 ○田中秀太朗・高田勝悟・中條拓伯（東京農工大）  RECONF2023-22 |
|
| 抄録 | （和） | 本稿では，主に組み込み機器を想定し，データレベル並列性を抽出するRISC-Vベクタ拡張と，複数スレッドを1コア上で同時に実行可能な同時マルチスレッディング（SMT）を融合させ，マルチコアアーキテクチャより低コストかつ，AI処理を高速化するプロセッサの実装を目指す．本プロセッサはFPGA向けに実装予定であり，アプリケーションの実行時間とハードウェア使用量等の性能評価が行われる予定である． |
| （英） | In this paper, we plan to implement a processor that accelerates AI workloads by integrating RISC-V vector extensions that extract data-level parallelism, and simultaneous multithreading (SMT) which allows multiple threads to run simultaneously on one core, mainly for embedded devices. This processor will be implemented for FPGAs, and its performance will be evaluated in terms of application execution time and hardware usage. | |
| キーワード | （和） | RISC-V / ベクタアーキテクチャ / SMT / AI / FPGA / / / |
| （英） | RISC-V / Vector Architecture / SMT / AI / FPGA / / / | |
| 文献情報 | 信学技報, vol. 123, no. 191, RECONF2023-22, pp. 13-14, 2023年9月. | |
| 資料番号 | RECONF2023-22 | |
| 発行日 | 2023-09-07 (RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| 査読に ついて |
本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります． | |
| PDFダウンロード | RECONF2023-22 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2023-09-14 - 2023-09-15 |
| 開催地（和） | 東京農工大学 小金井キャンパス |
| 開催地（英） | Tokyo University of Agriculture and Technology Koganei campus |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable system, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2023-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 組み込みAI処理のためのRISC-Vベクタ拡張と同時マルチスレッディング（SMT）の融合 |
| サブタイトル（和） | |
| タイトル（英） | Integrating RISC-V Vector Extension and SMT for Embedded AI Workloads |
| サブタイトル（英） | |
| キーワード(1)（和/英） | RISC-V / RISC-V |
| キーワード(2)（和/英） | ベクタアーキテクチャ / Vector Architecture |
| キーワード(3)（和/英） | SMT / SMT |
| キーワード(4)（和/英） | AI / AI |
| キーワード(5)（和/英） | FPGA / FPGA |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田中 秀太朗 / Hidetaro Tanaka / タナカ ヒデタロウ |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo Unviersity of Agriculture and Technology (略称： TUAT) |
| 第2著者 氏名（和/英/ヨミ） | 高田 勝悟 / Shogo Takata / タカタ ショウゴ |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo Unviersity of Agriculture and Technology (略称： TUAT) |
| 第3著者 氏名（和/英/ヨミ） | 中條 拓伯 / Hironori Nakajo / ナカジョウ ヒロノリ |
| 第3著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo Unviersity of Agriculture and Technology (略称： TUAT) |
| 講演者 | 第1著者 |
| 発表日時 | 2023-09-14 16:20:00 |
| 発表時間 | 10分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2023-22 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | no.191 |
| ページ範囲 | pp.13-14 |
| ページ数 | 2 |
| 発行日 | 2023-09-07 (RECONF) |
[研究会発表申込システムのトップページに戻る]