| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2023-11-17 09:35 チップ裏面シリコン基板電位によるサイドチャネル攻撃とシミュレーション ○長谷川陸宇・門田和樹・弘原海拓也・三木拓司・永田 真（神戸大）  VLD2023-63 ICD2023-71 DC2023-70 RECONF2023-66 |
|
| 抄録 | （和） | 暗号回路を搭載しているICチップには回路の動作に起因するサイドチャネル情報を解析することにより暗号回路の秘密鍵を解読するサイドチャネル攻撃の脅威が存在する。解析に用いられるサイドチャネル情報には、演算時間や電磁波、消費電力など様々存在するが本稿ではチップ裏面シリコン基板電位を対象とする。チップ裏面に対する脅威は、Face up実装のICではチップ裏面のシリコン基板が露出していないため考慮する必要がなかった。しかし、小面積で実装可能であるという利点が存在し用いられることが増えているFlip chip実装ではチップ裏面のシリコン基板面に対する直接プロービングによる攻撃の脅威が存在する。本稿では、チップ裏面シリコン基板電位をサイドチャネル情報とし相関電力解析（CPA）による秘密鍵解析を行うサイドチャネル攻撃を対象にシミュレーションによる評価、検討を行った。 |
| （英） | Integrated circuit (IC) chips equipped with cryptographic circuits are vulnerable to side-channel attacks, which use exploit side-channel information arising from the operation of the circuit to analyze the secret keys. In this paper, we focus on the silicon substrate voltage on the backside of the IC chip. The threat to the backside of the chip has not been previously a concern in Face-up implementations of ICs, where the silicon substrate on the backside of the IC chip remained hidden. However, with the use of Flip Chip implementations the threat of direct probing attacks on the silicon substrate on the backside of the IC chip has emerged. In this paper, we evaluate and discuss simulations of backside side-channel attacks targeting the analysis of silicon substrate voltage on the backside of the IC chip, specifically using Correlation Power Analysis (CPA) for secret key recovery. | |
| キーワード | （和） | サイドチャネル攻撃 / シリコン基板電位 / 相関電力解析 / 電源電流シミュレーション / / / / |
| （英） | Side-Channel Attack / Silicon Substrate Voltage / Correlation Power Analysis / Power current simulation / / / / | |
| 文献情報 | 信学技報, vol. 123, no. 259, ICD2023-71, pp. 173-177, 2023年11月. | |
| 資料番号 | ICD2023-71 | |
| 発行日 | 2023-11-08 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2023-63 ICD2023-71 DC2023-70 RECONF2023-66 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2023-11-15 - 2023-11-17 |
| 開催地（和） | くまもと市民会館シアーズホーム夢ホール |
| 開催地（英） | Civic Auditorium Sears Home Yume Hall |
| テーマ（和） | デザインガイア2023 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2023 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2023-11-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | チップ裏面シリコン基板電位によるサイドチャネル攻撃とシミュレーション |
| サブタイトル（和） | |
| タイトル（英） | Backside Side-Channel Attack by Silicon Substrate Voltage and Simulation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | サイドチャネル攻撃 / Side-Channel Attack |
| キーワード(2)（和/英） | シリコン基板電位 / Silicon Substrate Voltage |
| キーワード(3)（和/英） | 相関電力解析 / Correlation Power Analysis |
| キーワード(4)（和/英） | 電源電流シミュレーション / Power current simulation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 長谷川 陸宇 / Rikuu Hasegawa / ハセガワ リクウ |
| 第1著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ) |
| 第2著者 氏名（和/英/ヨミ） | 門田 和樹 / Kazuki Monta / モンタ カズキ |
| 第2著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ) |
| 第3著者 氏名（和/英/ヨミ） | 弘原海 拓也 / Takuya Watatsumi / ワダツミ タクヤ |
| 第3著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ) |
| 第4著者 氏名（和/英/ヨミ） | 三木 拓司 / Takuji Miki / ミキ タクジ |
| 第4著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ) |
| 第5著者 氏名（和/英/ヨミ） | 永田 真 / Makoto Nagata / ナガタ マコト |
| 第5著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ) |
| 講演者 | 第1著者 |
| 発表日時 | 2023-11-17 09:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | VLD2023-63, ICD2023-71, DC2023-70, RECONF2023-66 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | no.258(VLD), no.259(ICD), no.260(DC), no.261(RECONF) |
| ページ範囲 | pp.173-177 |
| ページ数 | 5 |
| 発行日 | 2023-11-08 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]