| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-01-29 16:35 BCD符号を用いた除算回路の高速化 ○金井郁哉・田中勇樹（群馬大）  VLD2023-89 RECONF2023-92 |
|
| 抄録 | （和） | 近年，10進演算の需要が高まっているが，2 進演算に比べてコストがかかる欠点がある．そこで，演算を並列化可能なハードウェア設計を用いて高速化することが注目されている．本研究では，10 進数の表現方法の1 つであるBCD符号（2進化10進符号）を用いて，四則演算の中でも特に複雑な除算回路の設計を行った．2進数での除算とは異なり，ひとつの桁で複数回の減算を行わなければならないため，この減算回数を削減することが遅延時間の短縮に直結すると考えた．そこで，除数を定数倍した値を用意することで減算の回数を削減した．また，さらなる遅延時間の短縮のため，減算の並列化を用いたBCD除算アルゴリズムを提案する． |
| （英） | In recent years, the need for decimal arithmetic has increased. However, these have the disadvantage of being more expensive than binary arithmetic, particularly the computational delay. Therefore, we focus on accelerating operations using hardware designs that allow parallelization. In this study, we explore the design of a division circuit using BCD (Binary-Coded Decimal) representation, which is one of the decimal number representation. Among various division algorithms, this research employs the restoring method. Unlike binary numbers, BCD requires multiple subtractions in a single digit, and reducing these subtractions is crucial for minimizing latency. To achieve this, we reduce the number of subtractions by preparing constant multiples of the divisor. Additionally, for further reduction in latency, we propose a BCD division algorithm that using parallel subtraction. |
|
| キーワード | （和） | BCD符号 / 除算回路 / 復元法除算 / / / / / |
| （英） | BCD code / division circuit / restoring division / / / / / | |
| 文献情報 | 信学技報, vol. 123, no. 373, VLD2023-89, pp. 53-58, 2024年1月. | |
| 資料番号 | VLD2023-89 | |
| 発行日 | 2024-01-22 (VLD, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2023-89 RECONF2023-92 |
|
| 研究会情報 | |
| 研究会 | RECONF VLD |
| 開催期間 | 2024-01-29 - 2024-01-30 |
| 開催地（和） | 新川崎 創造のもり AIRBIC 会議室1～4 |
| 開催地（英） | AIRBIC Meeting Room 1-4 |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2024-01-RECONF-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | BCD符号を用いた除算回路の高速化 |
| サブタイトル（和） | |
| タイトル（英） | High-speed division circuits using BCD codes |
| サブタイトル（英） | |
| キーワード(1)（和/英） | BCD符号 / BCD code |
| キーワード(2)（和/英） | 除算回路 / division circuit |
| キーワード(3)（和/英） | 復元法除算 / restoring division |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 金井 郁哉 / Fumiya Kanai / カナイ フミヤ |
| 第1著者 所属（和/英） | 群馬大学 (略称： 群馬大) Gunma University (略称： Gunma Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 田中 勇樹 / Yuki Tanaka / タナカ ユウキ |
| 第2著者 所属（和/英） | 群馬大学 (略称： 群馬大) Gunma University (略称： Gunma Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-01-29 16:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2023-89, RECONF2023-92 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | no.373(VLD), no.374(RECONF) |
| ページ範囲 | pp.53-58 |
| ページ数 | 6 |
| 発行日 | 2024-01-22 (VLD, RECONF) |
[研究会発表申込システムのトップページに戻る]