ご案内 入会して研究会活動をもっとお得に!研究会参加費・年間登録費が会員価格になります。
お知らせ 【重要】研究会参加費の支払いおよび原稿アップロード手続きの変更に関するご案内
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2024-02-28 13:40
深層強化学習によるマルチサイクルBIST向けテストポイント選定法
塩谷晃平西川竜矢魏 少奇王 森レイ甲斐 博樋上喜信高橋 寛愛媛大DC2023-98
抄録 (和) マルチサイクルBISTは,スキャンパターンごとに複数回のキャプチャを実行するテスト方式であり、インシステムテストにおけるテストパターン削減に効果的である。しかしながら、複数回のキャプチャサイクルによる時間展開された論理回路のテスタビリティ(信号の可制御性・可観測性)低下をもたらし,これが故障検出能力の低下の原因となり、そのためにテストパターンの削減が妨げられる可能性がある。本研究では,マルチサイクルBISTのテスト容易化向上を目的として,時空間グラフニューラルネットワークと深層強化学習を組み合わせた制御ポイント選定法を提案する.提案法は,時間展開された論理回路の信号線におけるテスタビリティと論理構造を時空間的な関係性を考慮して最適な制御点の選定を行う.具体的には,時空間グラフニューラルネットワークを用いて,論理回路の構造的および時間的特性から信号線のテスタビリティをモデル化し,深層強化学習DQNによって時間展開回路のテスタビリティを最大化するような制御点の位置を効率的に探索する.ベンチマーク回路に対する評価結果により,提案法の有効性を確認できた. 
(英) Multi-cycle BIST is a test method that performs multiple captures for each scan pattern, proving effective in reducing test patterns in in-system testing. However, multi-cycle capture can lead to a decrease in the testability (controllability and observability) of the temporally unfolded logic circuit, potentially causing a reduction in fault detection capability and, consequently, hindering the reduction of test patterns. This study aims to improve the testability of multi-cycle BIST by proposing a control point selection method that combines spatio-temporal graph neural networks with deep reinforcement learning. The proposed method selects optimal control points by considering the testability and logical structure of the signal lines in the temporally unfolded logic circuit in terms of their spatio-temporal relationships. Specifically, it uses spatio-temporal graph neural networks to model the testability of signal lines from the structural and temporal characteristics of the logic circuit and employs deep reinforcement learning to efficiently search for control point positions that maximize the testability of the temporally unfolded circuit. Evaluation results on benchmark circuits have confirmed the effectiveness of the proposed method.
キーワード (和) マルチサイクルテスト / 時間展開回路 / 時系列変数 / グラフ畳み込みニューラルネットワーク / TPI / / /  
(英) Multi-cycle Test / Time-Expansion Circuit / Time-Series Variables / Graph Convolutional Neural Networks / Test Point insertion / / /  
文献情報 信学技報, vol. 123, no. 389, DC2023-98, pp. 23-28, 2024年2月.
資料番号 DC2023-98 
発行日 2024-02-21 (DC) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード DC2023-98

研究会情報
研究会 DC  
開催期間 2024-02-28 - 2024-02-28 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) VLSI設計とテストおよび一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 DC 
会議コード 2024-02-DC 
本文の言語 日本語 
タイトル(和) 深層強化学習によるマルチサイクルBIST向けテストポイント選定法 
サブタイトル(和)  
タイトル(英) Test Point Selection Method for Multi-Cycle BIST Using Deep Reinforcement Learning 
サブタイトル(英)  
キーワード(1)(和/英) マルチサイクルテスト / Multi-cycle Test  
キーワード(2)(和/英) 時間展開回路 / Time-Expansion Circuit  
キーワード(3)(和/英) 時系列変数 / Time-Series Variables  
キーワード(4)(和/英) グラフ畳み込みニューラルネットワーク / Graph Convolutional Neural Networks  
キーワード(5)(和/英) TPI / Test Point insertion  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 塩谷 晃平 / Kohei Shiotani / シオタニ コウヘイ
第1著者 所属(和/英) 愛媛大学 (略称: 愛媛大)
Ehime University (略称: Ehime Univ.)
第2著者 氏名(和/英/ヨミ) 西川 竜矢 / Tatsuya Nishikawa / ニシカワ タツヤ
第2著者 所属(和/英) 愛媛大学 (略称: 愛媛大)
Ehime University (略称: Ehime Univ.)
第3著者 氏名(和/英/ヨミ) 魏 少奇 / Shaoqi Wei / ギ ショウキ
第3著者 所属(和/英) 愛媛大学 (略称: 愛媛大)
Ehime University (略称: Ehime Univ.)
第4著者 氏名(和/英/ヨミ) 王 森レイ / Senling Wang / オウ シンレイ
第4著者 所属(和/英) 愛媛大学 (略称: 愛媛大)
Ehime University (略称: Ehime Univ.)
第5著者 氏名(和/英/ヨミ) 甲斐 博 / Hiroshi Kai / カイ ヒロシ
第5著者 所属(和/英) 愛媛大学 (略称: 愛媛大)
Ehime University (略称: Ehime Univ.)
第6著者 氏名(和/英/ヨミ) 樋上 喜信 / Yoshinobu Higami / ヒガミ ヨシノブ
第6著者 所属(和/英) 愛媛大学 (略称: 愛媛大)
Ehime University (略称: Ehime Univ.)
第7著者 氏名(和/英/ヨミ) 高橋 寛 / Hiroshi Takahashi / タカハシ ヒロシ
第7著者 所属(和/英) 愛媛大学 (略称: 愛媛大)
Ehime University (略称: Ehime Univ.)
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
第21著者 氏名(和/英/ヨミ) / /
第21著者 所属(和/英) (略称: )
(略称: )
第22著者 氏名(和/英/ヨミ) / /
第22著者 所属(和/英) (略称: )
(略称: )
第23著者 氏名(和/英/ヨミ) / /
第23著者 所属(和/英) (略称: )
(略称: )
第24著者 氏名(和/英/ヨミ) / /
第24著者 所属(和/英) (略称: )
(略称: )
第25著者 氏名(和/英/ヨミ) / /
第25著者 所属(和/英) (略称: )
(略称: )
第26著者 氏名(和/英/ヨミ) / /
第26著者 所属(和/英) (略称: )
(略称: )
第27著者 氏名(和/英/ヨミ) / /
第27著者 所属(和/英) (略称: )
(略称: )
第28著者 氏名(和/英/ヨミ) / /
第28著者 所属(和/英) (略称: )
(略称: )
第29著者 氏名(和/英/ヨミ) / /
第29著者 所属(和/英) (略称: )
(略称: )
第30著者 氏名(和/英/ヨミ) / /
第30著者 所属(和/英) (略称: )
(略称: )
第31著者 氏名(和/英/ヨミ) / /
第31著者 所属(和/英) (略称: )
(略称: )
第32著者 氏名(和/英/ヨミ) / /
第32著者 所属(和/英) (略称: )
(略称: )
第33著者 氏名(和/英/ヨミ) / /
第33著者 所属(和/英) (略称: )
(略称: )
第34著者 氏名(和/英/ヨミ) / /
第34著者 所属(和/英) (略称: )
(略称: )
第35著者 氏名(和/英/ヨミ) / /
第35著者 所属(和/英) (略称: )
(略称: )
第36著者 氏名(和/英/ヨミ) / /
第36著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2024-02-28 13:40:00 
発表時間 25分 
申込先研究会 DC 
資料番号 DC2023-98 
巻番号(vol) vol.123 
号番号(no) no.389 
ページ範囲 pp.23-28 
ページ数
発行日 2024-02-21 (DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会