| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-07-18 15:15 65nmバルクトランジスタを用いた極低温環境下におけるBSIM4の評価 ○谷口 真・新谷道広（京都工繊大）  CAS2024-11 VLD2024-11 SIP2024-28 MSS2024-11 |
|
| 抄録 | （和） | 量子コンピュータにおける量子物理ビットを制御するための周辺回路としてCMOS古典コンピュータは不可欠である．多くの量子ビットは極低温下で動作する必要がある一方で，制御用回路は室温における動作を想定されることが一般的である．これにより室温と極低温間を結ぶ無数の配線が必要となり，量子コンピュータの大規模化を阻む主要因となっている．この配線数削減に向けて，制御回路を極低温下で動作させるCryo CMOS技術が有望視されている．大規模集積回路をCryo CMOS技術で実現するためには極低温環境を考慮したトランジスタモデルが不可欠であるが，極低温環境は一般的なトランジスタモデルの動作温度保証範囲外である．そのため，Cryo CMOSを適用する際は，設計者自らがトランジスタモデルを開発しなければならないことを意味している．本稿では，BSIM4（Berkeley Short-channel IGFET Model 4）を用いて65,nmバルクプロセスで試作したnMOSとpMOSのトランジスタに対して4,Kでのモデル化を行う．モデル化することで，極低温環境下で特徴的に観測されるしきい値電圧の急激な上昇およびサブスレッショルドスロープの急峻化を模擬することができた． |
| （英） | The heart of a quantum computer lies an array of quantum bits (qubits) that necessitate control through classical silicon integrated circuits. These control systems are designed for room-temperature operation, whereas most qubits operate within a cryogenic-temperature range. The complexity of the cabling between room temperature and cryogenic environments in a refrigerator creates fundamental challenges in large-scale quantum computing realization. To facilitate the scalability of quantum computers, a CMOS circuit system is employed for qubit control, mitigating the increase in cabling requirements. However, cryogenic temperatures (Cryo-CMOS) fall beyond the temperature range officially guaranteed by semiconductor manufacturers. In this paper, we model nMOS and pMOS devices prototyped with a 65,nm bulk process at 4 K using BSIM4 (Berkeley Short-channel IGFET Model 4). During modeling, we were able to simulate the rapid increase in threshold voltage and the steepening of the subthreshold slope, which are characteristically observed in cryogenic environments. | |
| キーワード | （和） | コンパクトモデリング / 量子コンピュータ / 極低温CMOS技術 / / / / / |
| （英） | Compact modeling / Quantum computer / Cryo-CMOS technology / / / / / | |
| 文献情報 | 信学技報, vol. 124, no. 111, VLD2024-11, pp. 57-62, 2024年7月. | |
| 資料番号 | VLD2024-11 | |
| 発行日 | 2024-07-11 (CAS, VLD, SIP, MSS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2024-11 VLD2024-11 SIP2024-28 MSS2024-11 |
|
| 研究会情報 | |
| 研究会 | VLD CAS SIP MSS |
| 開催期間 | 2024-07-18 - 2024-07-19 |
| 開催地（和） | 弘前大学 創立50周年記念会館 |
| 開催地（英） | |
| テーマ（和） | システムと信号処理および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2024-07-VLD-CAS-SIP-MSS |
| 本文の言語 | 日本語 |
| タイトル（和） | 65nmバルクトランジスタを用いた極低温環境下におけるBSIM4の評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of BSIM4 at cryogenic temperature using 65nm bulk transistor |
| サブタイトル（英） | |
| キーワード(1)（和/英） | コンパクトモデリング / Compact modeling |
| キーワード(2)（和/英） | 量子コンピュータ / Quantum computer |
| キーワード(3)（和/英） | 極低温CMOS技術 / Cryo-CMOS technology |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 谷口 真 / Shin Taniguchi / タニグチ シン |
| 第1著者 所属（和/英） | 京都工芸繊維大学 (略称： 京都工繊大) Kyoto Institute of Technology (略称： KIT) |
| 第2著者 氏名（和/英/ヨミ） | 新谷 道広 / Michihiro Shintani / シンタニ ミチヒロ |
| 第2著者 所属（和/英） | 京都工芸繊維大学 (略称： 京都工繊大) Kyoto Institute of technology (略称： KIT) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-07-18 15:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | CAS2024-11, VLD2024-11, SIP2024-28, MSS2024-11 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.110(CAS), no.111(VLD), no.112(SIP), no.113(MSS) |
| ページ範囲 | pp.57-62 |
| ページ数 | 6 |
| 発行日 | 2024-07-11 (CAS, VLD, SIP, MSS) |
[研究会発表申込システムのトップページに戻る]