ご案内 入会して研究会活動をもっとお得に!研究会参加費・年間登録費が会員価格になります。
お知らせ 【重要】研究会参加費の支払いおよび原稿アップロード手続きの変更に関するご案内
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2024-07-22 13:00
マルチノード決定グラフ型量子回路シミュレータによるShorアルゴリズ ム実行
木村悠介富士通)・李 少文東大)・曾根田弘光小山純平富士通)・佐藤周行藤田昌宏東大ISEC2024-8 SITE2024-5 BioX2024-18 HWS2024-8 ICSS2024-12 EMM2024-14
抄録 (和) Shorアルゴリズムによる素因数分解は量子コンピュータの主要な応用の1つであり,アルゴリズムそのものを改良する研究も盛んである.改良後も正しい結果が得られるかどうかを確認するために実機で実際に実行することが望ましいが,必要な量子ビット数やゲート数が多く今日の技術では現実的ではない.決定グラフ型は量子回路シミュレータの1種であり,Shorアルゴリズムなどに対しては,ゲート数が多くても高速にシミュレーションできることが期待されている.本研究ではマルチノード化した決定グラフ型量子回路シミュレータを用いてShorアルゴリズムを実行した際の実験結果を報告する.実験では,決定グラフ型は状態ベクトル型よりも高速にShor回路をシミュレーション出来ることが確認でた.またマルチノード化によって最大10倍程度実行時間が短縮した. 
(英) Prime factorization with the Shor algorithm is one of the major applications of quantum computers.
The research to improve the algorithm itself is an active research area, and the researchers need to confirm whether the correct result can be obtained after the algorithm improvement. It is ideal to perform it on the actual quantum machine, but the required number of qubits and gates are relatively large, and it is not practical with today's technology. Decision diagram-based quantum circuit simulator is one type of quantum simulators and is expected to simulate quantum circuits with a large number of gates at high speed for Shor algorithms and others.
In this study, the experimental results of Shor algorithm using multi-node decision diagram-based quantum simulator are reported. It was found that decision diagram-based simulator could simulate the Shor circuit faster than state vector-based, and the runtime was shortened by 10 times at maximum by the multi-node simulation.
キーワード (和) Shorアルゴリズム / 決定グラフ型量子回路シミュレータ / マルチノード / / / / /  
(英) Shor algorithm / Decision diagram-based quantum simulator / Multi-node / / / / /  
文献情報 信学技報, vol. 124, no. 120, ISEC2024-8, pp. 1-7, 2024年7月.
資料番号 ISEC2024-8 
発行日 2024-07-15 (ISEC, SITE, BioX, HWS, ICSS, EMM) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード ISEC2024-8 SITE2024-5 BioX2024-18 HWS2024-8 ICSS2024-12 EMM2024-14

研究会情報
研究会 EMM BioX ISEC SITE ICSS HWS IPSJ-CSEC IPSJ-SPT 
開催期間 2024-07-22 - 2024-07-23 
開催地(和) 札幌コンベンションセンター 
開催地(英) Sapporo Convention Center 
テーマ(和) セキュリティ、一般 (セキュリティサマーサミット2024) 
テーマ(英)  
講演論文情報の詳細
申込み研究会 ISEC 
会議コード 2024-07-EMM-BioX-ISEC-SITE-ICSS-HWS-CSEC-SPT 
本文の言語 日本語 
タイトル(和) マルチノード決定グラフ型量子回路シミュレータによるShorアルゴリズ ム実行 
サブタイトル(和)  
タイトル(英) Shor algorithm experiments with multi-node decision diagram-based quantum simulator 
サブタイトル(英)  
キーワード(1)(和/英) Shorアルゴリズム / Shor algorithm  
キーワード(2)(和/英) 決定グラフ型量子回路シミュレータ / Decision diagram-based quantum simulator  
キーワード(3)(和/英) マルチノード / Multi-node  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 木村 悠介 / Yusuke Kimura / キムラ ユウスケ
第1著者 所属(和/英) 富士通株式会社 (略称: 富士通)
Fujitsu Limited (略称: Fujitsu)
第2著者 氏名(和/英/ヨミ) 李 少文 / Li Shaowen / リ ショウブン
第2著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: U-Tokyo)
第3著者 氏名(和/英/ヨミ) 曾根田 弘光 / Hiromitsu Soneda / ソネダ ヒロミツ
第3著者 所属(和/英) 富士通株式会社 (略称: 富士通)
Fujitsu Limited (略称: Fujitsu)
第4著者 氏名(和/英/ヨミ) 小山 純平 / Junpei Koyama / コヤマ ジュンペイ
第4著者 所属(和/英) 富士通株式会社 (略称: 富士通)
Fujitsu Limited (略称: Fujitsu)
第5著者 氏名(和/英/ヨミ) 佐藤 周行 / Hiroyuki Sato / サトウ ヒロユキ
第5著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: U-Tokyo)
第6著者 氏名(和/英/ヨミ) 藤田 昌宏 / Masahiro Fujita / フジタ マサヒロ
第6著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: U-Tokyo)
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
第21著者 氏名(和/英/ヨミ) / /
第21著者 所属(和/英) (略称: )
(略称: )
第22著者 氏名(和/英/ヨミ) / /
第22著者 所属(和/英) (略称: )
(略称: )
第23著者 氏名(和/英/ヨミ) / /
第23著者 所属(和/英) (略称: )
(略称: )
第24著者 氏名(和/英/ヨミ) / /
第24著者 所属(和/英) (略称: )
(略称: )
第25著者 氏名(和/英/ヨミ) / /
第25著者 所属(和/英) (略称: )
(略称: )
第26著者 氏名(和/英/ヨミ) / /
第26著者 所属(和/英) (略称: )
(略称: )
第27著者 氏名(和/英/ヨミ) / /
第27著者 所属(和/英) (略称: )
(略称: )
第28著者 氏名(和/英/ヨミ) / /
第28著者 所属(和/英) (略称: )
(略称: )
第29著者 氏名(和/英/ヨミ) / /
第29著者 所属(和/英) (略称: )
(略称: )
第30著者 氏名(和/英/ヨミ) / /
第30著者 所属(和/英) (略称: )
(略称: )
第31著者 氏名(和/英/ヨミ) / /
第31著者 所属(和/英) (略称: )
(略称: )
第32著者 氏名(和/英/ヨミ) / /
第32著者 所属(和/英) (略称: )
(略称: )
第33著者 氏名(和/英/ヨミ) / /
第33著者 所属(和/英) (略称: )
(略称: )
第34著者 氏名(和/英/ヨミ) / /
第34著者 所属(和/英) (略称: )
(略称: )
第35著者 氏名(和/英/ヨミ) / /
第35著者 所属(和/英) (略称: )
(略称: )
第36著者 氏名(和/英/ヨミ) / /
第36著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2024-07-22 13:00:00 
発表時間 25分 
申込先研究会 ISEC 
資料番号 ISEC2024-8, SITE2024-5, BioX2024-18, HWS2024-8, ICSS2024-12, EMM2024-14 
巻番号(vol) vol.124 
号番号(no) no.120(ISEC), no.121(SITE), no.122(BioX), no.123(HWS), no.124(ICSS), no.125(EMM) 
ページ範囲 pp.1-7 
ページ数
発行日 2024-07-15 (ISEC, SITE, BioX, HWS, ICSS, EMM) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会