| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-08-09 17:25 FPGAクラスタを用いたTMR/DMR可変ソフトエラー対策冗長化システム ○大村抱夢・難波一輝（千葉大）  CPSY2024-39 DC2024-39 RECONF2024-39 |
|
| 抄録 | （和） | 近年，半導体デバイスの微細化，動作電圧の低下により，ソフトエラーの発生率が増加している．また，製造後に設計者が回路の構成をプログラムできるFPGAは，その柔軟性や消費電力性能の高さから様々な場所で利用されている．本研究ではFPGAクラスタにおいて，TMRとDMRを状況に応じて切り替えることで，エラー訂正が可能であり，より効率的にデバイスを利用することができる冗長化システムを提案する．また，高位合成を用いて回路を設計し，FPGAクラスタ上に提案手法の一部を実装した．実際に動作を確認した結果，DMRからTMRへの移行とエラーの訂正までを正しく実装することができていた． |
| （英） | In recent years, the probability of soft error occurrence has increased due to the miniaturization of semiconductor devices and reduced operating voltages. FPGAs enable designers to program circuit configurations after manufacturing and have flexibility and high power consumption performance. Thus, FPGAs are used for various purposes. This study has presented a redundant FPGA cluster system with error correction capability and archives more efficient use of devices by switching between TMR and DMR according to the situation. We implemented a high-level synthesized circuit and applied the proposed method to an FPGA cluster. This experimentation with the implemented system verified that the reconfiguration from DMR to TMR in the proposed system worked correctly. | |
| キーワード | （和） | FPGA / ソフトエラー / 冗長化 / TMR / DMR / / / |
| （英） | FPGA / soft error / redundancy / TMR / DMR / / / | |
| 文献情報 | 信学技報, vol. 124, no. 149, DC2024-39, pp. 130-134, 2024年8月. | |
| 資料番号 | DC2024-39 | |
| 発行日 | 2024-07-31 (CPSY, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2024-39 DC2024-39 RECONF2024-39 |
|
| 研究会情報 | |
| 研究会 | CPSY DC RECONF IPSJ-ARC |
| 開催期間 | 2024-08-07 - 2024-08-09 |
| 開催地（和） | あわぎんホール |
| 開催地（英） | Awagin Hall |
| テーマ（和） | SWoPP2024: 並列／分散／協調システムとディペンダブルコンピューティングおよび一般 |
| テーマ（英） | SWoPP2024: Parallel, Distributed and Cooperative Processing Systems and Dependable Computing |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2024-08-CPSY-DC-RECONF-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAクラスタを用いたTMR/DMR可変ソフトエラー対策冗長化システム |
| サブタイトル（和） | |
| タイトル（英） | TMR/DMR adaptive soft-error tolerant redundant system using FPGA cluster |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | ソフトエラー / soft error |
| キーワード(3)（和/英） | 冗長化 / redundancy |
| キーワード(4)（和/英） | TMR / TMR |
| キーワード(5)（和/英） | DMR / DMR |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 大村 抱夢 / Homu Omura / オオムラ ホウム |
| 第1著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 難波 一輝 / Kazuteru Namba / ナンバ カズテル |
| 第2著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-08-09 17:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | CPSY2024-39, DC2024-39, RECONF2024-39 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.148(CPSY), no.149(DC), no.150(RECONF) |
| ページ範囲 | pp.130-134 |
| ページ数 | 5 |
| 発行日 | 2024-07-31 (CPSY, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]