| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-09-18 15:05 MECデバイス向けFPGA-IPにおけるDSPブロックのフロアプランの検討 ○竹野晃大・厳 湛・久我守弘・飯田全広（熊本大）  RECONF2024-56 |
|
| 抄録 | （和） | 著者らは，MEC（Multi-access Edge Computing）に関する研究の一環としてチップ内に組込むFPGA-IPの開発を行っている．FPGA-IPに複数個のDSPブロックを配置する際に，そのフロアプランによって配線の混雑が変化する．そこで，複数のベンチマーク回路を用い3パタンのフロアプランにおける配線混雑度の差異を調査する．本稿では，オープンソースの配置配線ツールであるVPRを用い，フロアプラン毎にクリティカルパス遅延や，配線混雑度，配線資源の使用率等の評価を行った．その結果，フロアプラン毎に配置配線の差異が生じることを確認したため，フロアプラン毎の傾向について報告する． |
| （英） | The authors are developing FPGA-IP to be embedded in chips as part of their research on MEC (Multi-access Edge Computing). When placing multiple DSP blocks in FPGA-IP， the congestion of the wiring changes depending on the floorplan. Therefore， we investigated the difference in the congestion of the wiring in three floorplan patterns using multiple benchmark circuits. In this paper, we used VPR, an open source placement and routing tool, to evaluate the critical path delay, routing congestion, and routing resource utilization for each floorplan. As a result, we confirmed that placement and routing differ for each floorplan, and therefore we report the trends for each floorplan. | |
| キーワード | （和） | DSPブロック / MEC / eFPGA / / / / / |
| （英） | DSP block / MEC / eFPGA / / / / / | |
| 文献情報 | 信学技報, vol. 124, no. 188, RECONF2024-56, pp. 72-78, 2024年9月. | |
| 資料番号 | RECONF2024-56 | |
| 発行日 | 2024-09-10 (RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2024-56 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2024-09-17 - 2024-09-18 |
| 開催地（和） | 新潟大学駅南キャンパス ときめいと |
| 開催地（英） | |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2024-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | MECデバイス向けFPGA-IPにおけるDSPブロックのフロアプランの検討 |
| サブタイトル（和） | |
| タイトル（英） | Consideration of floorplan of DSP block in FPGA-IP for MEC device |
| サブタイトル（英） | |
| キーワード(1)（和/英） | DSPブロック / DSP block |
| キーワード(2)（和/英） | MEC / MEC |
| キーワード(3)（和/英） | eFPGA / eFPGA |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 竹野 晃大 / Kodai Takeno / タケノ コウダイ |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 厳 湛 / Zhan Yan / ゲン セン |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 久我 守弘 / Morihiro Kuga / クガ モリヒロ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 飯田 全広 / Masahiro Iida / イイダ マサヒロ |
| 第4著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-09-18 15:05:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2024-56 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.188 |
| ページ範囲 | pp.72-78 |
| ページ数 | 7 |
| 発行日 | 2024-09-10 (RECONF) |
[研究会発表申込システムのトップページに戻る]