| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-10-03 16:40 ［招待講演］ニアデータAIプロセッサとハードウェア・ソフトウェア協調設計 ○安藤洸太（北大）  SIS2024-22 |
|
| 抄録 | （和） | AI応用技術が広く普及しているが，依然としてその主力はクラウド計算である．ニューラルネットワークを活用するAI処理は本質的にデータ・ハングリーであり，計算構造自体は比較的単純であるものの，要求する入出力データ量が大きいことが知られる．ユーザサイドでのAI活用の推進のため，限られた電力バジェットと計算時間の中でのAI応用を可能とする，エッジAI技術が研究されている．特に，データを蓄えるメモリとプロセッサ間のデータの移動を最小限に抑えるニアデータ処理技術が注目される．そこでは，時間・電力の面で高効率な処理とAIシステムとしての高精度な推論を両立させるために，あらかじめハードウェア構造を考慮したアルゴリズム設計が必須となっている．本講演では，すべての情報端末が自律的・協調的に機能を実現する次世代情報処理基盤技術の創出を目指し筆者が携わってきたエッジ向けAIプロセッサの紹介を交え，求められるハードウェア・ソフトウェア両面およびその境界に属する諸技術について理論と実例を概観する． |
| （英） | Widely spreading AI applications are highly dependent on cloud computing. Specifically, AI applications based on neural networks are inherently data-hungry; while the computational structure is relatively simple, they are known to require a large amount of input and output data. Edge AI, which performs AI processing solely on user (edge) devices without the need for cloud servers, is actively researched. To realize AI applications within limited power budgets and computation time, edge AI processor technology that minimizes data movement between memory and processors, namely near-data processing, is attracting attention. It is essential that algorithms are designed considering the hardware structure to achieve both efficient processing in terms of time and power and accurate inference as an AI system. In this talk, an overview of the theoretical and practical aspects of the technical requirements and realization of edge AI processors will be explained, along with an introduction to the author's ongoing edge AI processor projects towards the next-generation information technology where the devices function collaboratively. | |
| キーワード | （和） | エッジAI / ニューラルネットワーク / 量子化 / スパースニューラルネットワーク / ニアメモリプロセッサ / ニアデータ処理 / 再構成可能アーキテクチャ / ハードウェア・ソフトウェア協調設計 |
| （英） | edge AI / neural networks / quantization / sparse neural network / near-memory processor / near-data processing / reconfigurable architecture / hardware-software codesign | |
| 文献情報 | 信学技報, vol. 124, no. 195, SIS2024-22, pp. 36-36, 2024年10月. | |
| 資料番号 | SIS2024-22 | |
| 発行日 | 2024-09-26 (SIS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SIS2024-22 |
|
| 研究会情報 | |
| 研究会 | SIS ITE-BCT |
| 開催期間 | 2024-10-03 - 2024-10-04 |
| 開催地（和） | 北星学園大学 |
| 開催地（英） | Hokusei Gakuen Univ. |
| テーマ（和） | システム実現技術，近距離通信応用システム，知的マルチメディア処理システム，放送・通信連携，一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | SIS |
| 会議コード | 2024-10-SIS-BCT |
| 本文の言語 | 日本語 |
| タイトル（和） | ニアデータAIプロセッサとハードウェア・ソフトウェア協調設計 |
| サブタイトル（和） | |
| タイトル（英） | Near-data AI Processors and Hardware-Software Co-optimization |
| サブタイトル（英） | |
| キーワード(1)（和/英） | エッジAI / edge AI |
| キーワード(2)（和/英） | ニューラルネットワーク / neural networks |
| キーワード(3)（和/英） | 量子化 / quantization |
| キーワード(4)（和/英） | スパースニューラルネットワーク / sparse neural network |
| キーワード(5)（和/英） | ニアメモリプロセッサ / near-memory processor |
| キーワード(6)（和/英） | ニアデータ処理 / near-data processing |
| キーワード(7)（和/英） | 再構成可能アーキテクチャ / reconfigurable architecture |
| キーワード(8)（和/英） | ハードウェア・ソフトウェア協調設計 / hardware-software codesign |
| 第1著者 氏名（和/英/ヨミ） | 安藤 洸太 / Kota Ando / アンドウ コウタ |
| 第1著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-10-03 16:40:00 |
| 発表時間 | 60分 |
| 申込先研究会 | SIS |
| 資料番号 | SIS2024-22 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.195 |
| ページ範囲 | p.36 |
| ページ数 | 1 |
| 発行日 | 2024-09-26 (SIS) |
[研究会発表申込システムのトップページに戻る]