| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-11-12 15:35 テーブル引きを用いた乗算不要のCNNアクセラレータの提案とそのFPGA実装 ○更田裕司・片下敏宏・堀 洋平・日置雅和（産総研）  VLD2024-34 ICD2024-52 DC2024-56 RECONF2024-64 |
|
| 抄録 | （和） | 本稿では、乗算をテーブル引きに置き換えることで、CNN(畳み込みニューラルネットワーク)の推論処理を高効率に実行可能なアクセラレータ技術を提案する。従来、ベクトル量子化を用いてテーブル引きでCNN処理を近似計算する手法が存在したが、推論精度が劣化する為、MNISTやCIFAR10などの簡単な画像認識タスクにしか適用されていなかった。本研究では、ベクトル量子化に残差を利用する手法を提案し、これをResNet-18モデルに適用することで、より複雑なImageNet 1000画像分類タスクの精度劣化を5%以下に抑えられることを示す。さらに、AMD社のZCU104評価ボードに搭載されたZynq Ultrascale+ FPGA上に提案技術を実装し、性能評価を行ったので、その結果も報告する。 |
| （英） | In this paper, a table lookup-based computing technique is proposed to perform convolutional neural network (CNN) inference without multiplication. Conventionally, table lookup-based techniques to approximate CNN computations by using vector quantization has been proposed. However, they have been only adopted to simple image recognition tasks, such as MNIST and CIFAR10, because they degrade the inference accuracy. In this work, we propose a new computing technique by using residual vector quantization, and we show that we can achieve an inference accuracy degradation of below 5% for ResNet-18 model on ImageNet 1000 classification. In addition, the proposed CNN accelerator is implemented on a ZCU104 evaluation board with a Zynq UltraScale+ FPGA, and its performance are shown. | |
| キーワード | （和） | FPGA / エネルギー効率 / 畳み込みニューラルネットワーク / ベクトル量子化 / 連想メモリ / / / |
| （英） | FPGA / Energy Efficiency / Convolutional Neural Network / Vector Quantization / Associative Memory / / / | |
| 文献情報 | 信学技報, vol. 124, no. 250, RECONF2024-64, pp. 43-48, 2024年11月. | |
| 資料番号 | RECONF2024-64 | |
| 発行日 | 2024-11-05 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2024-34 ICD2024-52 DC2024-56 RECONF2024-64 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2024-11-12 - 2024-11-14 |
| 開催地（和） | コンパルホール(大分) |
| 開催地（英） | COMPAL HALL |
| テーマ（和） | デザインガイア2024 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2024 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2024-11-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | テーブル引きを用いた乗算不要のCNNアクセラレータの提案とそのFPGA実装 |
| サブタイトル（和） | |
| タイトル（英） | FPGA Implementation of Multiplication-Free Table-Lookup-Based CNN Accelerator |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | エネルギー効率 / Energy Efficiency |
| キーワード(3)（和/英） | 畳み込みニューラルネットワーク / Convolutional Neural Network |
| キーワード(4)（和/英） | ベクトル量子化 / Vector Quantization |
| キーワード(5)（和/英） | 連想メモリ / Associative Memory |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 更田 裕司 / Hiroshi Fuketa / フケタ ヒロシ |
| 第1著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第2著者 氏名（和/英/ヨミ） | 片下 敏宏 / Toshihiro Katashita / カタシタ トシヒロ |
| 第2著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第3著者 氏名（和/英/ヨミ） | 堀 洋平 / Yohei Hori / ホリ ヨウヘイ |
| 第3著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第4著者 氏名（和/英/ヨミ） | 日置 雅和 / Masakazu Hioki / ヒオキ マサカズ |
| 第4著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-11-12 15:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2024-34, ICD2024-52, DC2024-56, RECONF2024-64 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.247(VLD), no.248(ICD), no.249(DC), no.250(RECONF) |
| ページ範囲 | pp.43-48 |
| ページ数 | 6 |
| 発行日 | 2024-11-05 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]