| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-11-13 17:05 アナログ回路に適応バイアス機能を付与する動作検知回路の開発 ○赤星駿介・高井伸和（京都工繊大）  VLD2024-60 ICD2024-78 DC2024-82 RECONF2024-90 |
|
| 抄録 | （和） | 本報告ではアナログ回路の動作周波数をHi/Loの二値に変換し，そのテール電流や回路内のスイッチを制御することで待機時電力を削減する回路を紹介する． 提案回路ではオフ状態のトランスミッションゲートを抵抗として用いた時定数の大きなLPFにより，頻繁な状態遷移による回路の不安定動作を抑制している． 提案回路を用いて設計したオペアンプはポストレイアウトシミュレーションの結果，動作時の1 nF負荷を駆動する際のスルーレート5.41 V/$mu$s，待機時消費電力2.39 $mu$Wが確認された． |
| （英） | This report proposes a circuit that reduces standby power by converting the operating frequency of the circuit to Hi/Lo binary values and controlling the tail current and switches in the circuit. In the proposed circuit, an LPF with a large time constant using an off-state transmission gate as a resistor suppresses unstable operation of the circuit due to frequent state transitions. Post-layout simulation results of the OPA using the proposed circuit show that the circuit has a slew rate of 5.41 V/$mu$s when driving 1 nF load during operation and a standby power consumption of 2.39 $mu$W. |
|
| キーワード | （和） | 演算増幅器 / 仮想フローティングゲートMOSFET / CMOSアナログ集積回路 / 適応バイアス / 低電力設計 / / / |
| （英） | Operational amplifiers / Quasi-floating gate MOSFET / CMOS analog integrated circuits / Adaptive biasing / Low-power design / / / | |
| 文献情報 | 信学技報, vol. 124, no. 248, ICD2024-78, pp. 188-192, 2024年11月. | |
| 資料番号 | ICD2024-78 | |
| 発行日 | 2024-11-05 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2024-60 ICD2024-78 DC2024-82 RECONF2024-90 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2024-11-12 - 2024-11-14 |
| 開催地（和） | コンパルホール(大分) |
| 開催地（英） | COMPAL HALL |
| テーマ（和） | デザインガイア2024 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2024 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2024-11-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | アナログ回路に適応バイアス機能を付与する動作検知回路の開発 |
| サブタイトル（和） | |
| タイトル（英） | A development of Adaptive Bias Attachment for Low-Power Analog Circuit Design |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 演算増幅器 / Operational amplifiers |
| キーワード(2)（和/英） | 仮想フローティングゲートMOSFET / Quasi-floating gate MOSFET |
| キーワード(3)（和/英） | CMOSアナログ集積回路 / CMOS analog integrated circuits |
| キーワード(4)（和/英） | 適応バイアス / Adaptive biasing |
| キーワード(5)（和/英） | 低電力設計 / Low-power design |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 赤星 駿介 / Shunsuke Akahoshi / アカホシ シュンスケ |
| 第1著者 所属（和/英） | 京都工芸繊維大学 (略称： 京都工繊大) Kyoto Institute of Technology (略称： KIT) |
| 第2著者 氏名（和/英/ヨミ） | 高井 伸和 / Nobukazu Takai / タカイ ノブカズ |
| 第2著者 所属（和/英） | 京都工芸繊維大学 (略称： 京都工繊大) Kyoto Institute of Technology (略称： KIT) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-11-13 17:05:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | VLD2024-60, ICD2024-78, DC2024-82, RECONF2024-90 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.247(VLD), no.248(ICD), no.249(DC), no.250(RECONF) |
| ページ範囲 | pp.188-192 |
| ページ数 | 5 |
| 発行日 | 2024-11-05 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]