| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-11-14 09:50 リコンフィギュラブルハードウェアによるVPNゲートウェイの高性能化の検討 ○田仲顕至・三浦直樹・坂本 健（NTT）  VLD2024-64 ICD2024-82 DC2024-86 RECONF2024-94 |
|
| 抄録 | （和） | IPsecは最も古く、最も広く使われている仮想プライベートネットワーク（VPN）プロトコルの1つで、LinuxカーネルのIPレイヤーとデータリンク・レイヤーの間に実装されている。この実装は、スループット効率（Gbps/コア）が通常のLinux通信よりも悪いという欠点を持つ。そこで、我々はホストとは別のハードウェアでIPsecを処理するアーキテクチャを提案する。提案は、FPGAに実装されたインライン暗号化／復号化アクセラレータと、それらを複数接続するプログラマブル・スイッチで構成される。このアーキテクチャで実装されたVPNゲートウェイは透過的であり、Linuxカーネルで実装されたVPNゲートウェイと比較して、スループット効率が3.51倍、電力効率が3.40倍向上している。また、優れたスケーラビリティを実証しており、トンネルあたり最大386.24Gbpsまで拡張できることを確認した。 |
| （英） | The demand for VPNs is rising yearly. IPsec, a widely used VPN protocol, is typically implemented in the Linux kernel as bump-in-the-stack. While this method allows transparent application of IPsec, it suffers from poor throughput efficiency. We propose a bump-in-the-wire (BITW) architecture using FPGA-based inline cryptographic accelerators and a programmable switch. Our VPN gateway improves throughput efficiency by 3.51 times and power efficiency by 3.40 times compared to kernel-based implementation. It scales to 386.24 Gbps per tunnel, surpassing state-of-the-art technology in maximum throughput and efficiency. In multiple-tunnel scenarios, our architecture enhances energy efficiency by 2.49 times. | |
| キーワード | （和） | 仮想プライベートネットワーク / IPsec / プログラマブルスイッチ / フィールドプログラマブルゲートアレイ / / / / |
| （英） | VPN / IPsec / Programmable Switches / Field-Programmable Gate Array / / / / | |
| 文献情報 | 信学技報, vol. 124, no. 250, RECONF2024-94, pp. 210-215, 2024年11月. | |
| 資料番号 | RECONF2024-94 | |
| 発行日 | 2024-11-05 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2024-64 ICD2024-82 DC2024-86 RECONF2024-94 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2024-11-12 - 2024-11-14 |
| 開催地（和） | コンパルホール(大分) |
| 開催地（英） | COMPAL HALL |
| テーマ（和） | デザインガイア2024 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2024 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2024-11-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | リコンフィギュラブルハードウェアによるVPNゲートウェイの高性能化の検討 |
| サブタイトル（和） | |
| タイトル（英） | "Enhancing VPN Gateway Performance through Reconfigurable Hardware Acceleration |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 仮想プライベートネットワーク / VPN |
| キーワード(2)（和/英） | IPsec / IPsec |
| キーワード(3)（和/英） | プログラマブルスイッチ / Programmable Switches |
| キーワード(4)（和/英） | フィールドプログラマブルゲートアレイ / Field-Programmable Gate Array |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田仲 顕至 / Kenji Tanaka / タナカ ケンジ |
| 第1著者 所属（和/英） | 日本電信電話株式会社 (略称： NTT) Nippon Telephone and Telegraph (略称： NTT) |
| 第2著者 氏名（和/英/ヨミ） | 三浦 直樹 / Naoki Miura / ミウラ ナオキ |
| 第2著者 所属（和/英） | 日本電信電話株式会社 (略称： NTT) Nippon Telephone and Telegraph (略称： NTT) |
| 第3著者 氏名（和/英/ヨミ） | 坂本 健 / Takeshi Sakamoto / サカモト タケシ |
| 第3著者 所属（和/英） | 日本電信電話株式会社 (略称： NTT) Nippon Telephone and Telegraph (略称： NTT) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-11-14 09:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2024-64, ICD2024-82, DC2024-86, RECONF2024-94 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.247(VLD), no.248(ICD), no.249(DC), no.250(RECONF) |
| ページ範囲 | pp.210-215 |
| ページ数 | 6 |
| 発行日 | 2024-11-05 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]