| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-12-17 16:25 RISC-V圧縮命令拡張(C拡張)対応プロセッサにおける分岐予測精度悪化の原因および解決 ○村上 舜・井口 寧（北陸先端大）  CPSY2024-44 |
|
| 抄録 | （和） | 近年，組み込みやアプリケーション用途のプロセッサ開発において，ロイヤリティフリーで独自拡張への制限のないRISC-V命令セットアーキテクチャの利用が検討されている．RISC-VはRISCの名の通り基本命令長は32 bitであるが，頻繁に使用される命令を16 bit長で表現し，32 bit命令長との可変長とするC拡張（圧縮命令拡張）が定義されている．圧縮命令拡張へ対応することにより，コードサイズが25%～30%削減され，組み込みROMや命令キャッシュへより多くの命令を格納することが可能である．その圧縮命令拡張に対応するプロセッサの分岐予測器において，圧縮命令拡張への対応により分岐予測率が低下することが報告されている．本稿ではその原因を調査・分析を行った．その結果をもとに，回路規模およびクリティカルパスがXORゲート1つの増加であり，プログラムのC拡張の有無により分岐予測率が低下しない分岐予測器のインデックス生成法を提案した． |
| （英） | In recent years, embedded and application processors have been considering using RISC-V Instruction set architecture, which is royalty-free and does not have extension limitations. The length of RISC-V instruction is 32-bit constant, as the name, RISC. However, the 16-bit length instructions that are frequently used are defined as Compressed Instructions Extension("C" Extension). The "C" extension makes RISC-V instructions into variable-length instructions. "C" extension can store more instructions to the embedded ROM and the instruction cache owing to reducing 20%~30% of code size. At the branch predictor in the processor supporting C extension, the accuracy drop is reported. In this paper, we analyze and reveal the cause of the accuracy drop. As a result, we proposed an indexing method in the branch predictor whose circuit size and critical path are increased by one XOR gate, and whose branch prediction accuracy does not depend on the "C" extensions in the program. |
|
| キーワード | （和） | RISC-V / 分岐予測 / プロセッサ / / / / / |
| （英） | RISC-V / Branch Prediction / Processor / / / / / | |
| 文献情報 | 信学技報, vol. 124, no. 307, CPSY2024-44, pp. 13-19, 2024年12月. | |
| 資料番号 | CPSY2024-44 | |
| 発行日 | 2024-12-09 (CPSY) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2024-44 |
|
| 研究会情報 | |
| 研究会 | CPSY IPSJ-ARC IPSJ-HPC |
| 開催期間 | 2024-12-16 - 2024-12-17 |
| 開催地（和） | 沖縄産業支援センター |
| 開催地（英） | Okinawa Industry Support Center |
| テーマ（和） | コンピュータシステム, HPC, 一般 |
| テーマ（英） | Computer Systems, HPC, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2024-12-CPSY-ARC-HPC |
| 本文の言語 | 日本語 |
| タイトル（和） | RISC-V圧縮命令拡張(C拡張)対応プロセッサにおける分岐予測精度悪化の原因および解決 |
| サブタイトル（和） | |
| タイトル（英） | Analyzing and Resolving the precision drop in Branch Prediction on the RISC-V Processor Supporting Compressed instruction-set extension |
| サブタイトル（英） | |
| キーワード(1)（和/英） | RISC-V / RISC-V |
| キーワード(2)（和/英） | 分岐予測 / Branch Prediction |
| キーワード(3)（和/英） | プロセッサ / Processor |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 村上 舜 / Shun Murakami / ムラカミ シュン |
| 第1著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 第2著者 氏名（和/英/ヨミ） | 井口 寧 / Yasushi Inoguchi / イノグチ ヤスシ |
| 第2著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-12-17 16:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2024-44 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.307 |
| ページ範囲 | pp.13-19 |
| ページ数 | 7 |
| 発行日 | 2024-12-09 (CPSY) |
[研究会発表申込システムのトップページに戻る]