| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2025-02-18 14:40 ハードエラー耐性を考慮した高位合成の一手法 ○野間旭媛・大竹哲史（大分大）  DC2024-112 |
|
| 抄録 | （和） | 近年，半導体デバイスの微細化が進み，それに伴いソフトエラーに対する耐性を向上させるための高位合成手法が提案されている． しかし，FPGAで回路を実現する場合，ソフトエラーによるコンフィグレーションメモリの誤りは，ハードエラーと同等の効果を引き起こす問題があり，さらなる対策が求められる． 本研究では，演算モジュールの単一ハードエラーに耐性を持つ回路構成およびその高位合成法を提案する． 高位合成では，整数線形計画法（ILP）を用いてスケジューリングとリソース割り当てを行う． 実験では，TMRを実現する高位合成法と提案法を比較する． |
| （英） | In recent years, the miniaturization of semiconductor devices has progressed, leading to the proposal of high-level synthesis methods for improving resistance to soft errors. However, when implementing circuits on FPGAs, errors in configuration memory caused by soft errors pose a problem, as they can have effects equivalent to hard errors, necessitating further countermeasures. This study proposes a circuit structure and high-level synthesis method that are resistant to single hard errors in operational modules. In the proposed high-level synthesis, scheduling and resource binding are performed using Integer Linear Programming (ILP) to achieve a circuit structure resistant to single hard errors. Experiments compare the proposed method with a high-level synthesis method that implements TMR (Triple Modular Redundancy). |
|
| キーワード | （和） | ハードエラー / 高位合成 / 冗長化 / 整数線形計画法 / / / / |
| （英） | hard error / high-level synthesis / redundancy / integer liner programming / / / / | |
| 文献情報 | 信学技報, vol. 124, no. 374, DC2024-112, pp. 37-42, 2025年2月. | |
| 資料番号 | DC2024-112 | |
| 発行日 | 2025-02-11 (DC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2024-112 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2025-02-18 - 2025-02-18 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2025-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | ハードエラー耐性を考慮した高位合成の一手法 |
| サブタイトル（和） | |
| タイトル（英） | An Approach to High-Level Synthesis with Hard Error Resilience |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ハードエラー / hard error |
| キーワード(2)（和/英） | 高位合成 / high-level synthesis |
| キーワード(3)（和/英） | 冗長化 / redundancy |
| キーワード(4)（和/英） | 整数線形計画法 / integer liner programming |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 野間 旭媛 / Asahi Noma / ノマ アサヒ |
| 第1著者 所属（和/英） | 大分大学 (略称： 大分大) Oita University (略称： Oita Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 大竹 哲史 / Satoshi Ohtake / オオタケ サトシ |
| 第2著者 所属（和/英） | 大分大学 (略称： 大分大) Oita University (略称： Oita Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2025-02-18 14:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2024-112 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.374 |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2025-02-11 (DC) |
[研究会発表申込システムのトップページに戻る]