| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2025-03-06 12:05 二値化NNの畳み込みとプーリング処理のレジスタブリッジ型LSIによる実装 ○岩井悠一郎・伊藤和人（埼玉大）  VLD2024-115 HWS2024-86 ICD2024-106 |
|
| 抄録 | （和） | 二値化ニューラルネットワーク(NN)では信号と重みが{+1,-1}の二値に簡素化されており，小型のLSI実装が可能なことが注目されている．複数の演算素子を2次元的に規則的に配置し，演算素子間に設置した共有レジスタによりデータ授受を行うレジスタブリッジ型アーキテクチャを対象として，二値化NNにおける畳み込みとプーリング処理のLSI実装を提案する．従来手法と比べて，畳み込み層の実行クロックサイクル数が22%の増加で，入力データ用レジスタビット数が45%削減した． |
| （英） | In binarized neural networks (BNNs), signals and weights are simplified to two values {+1, -1}, and they are attracting attention for their small LSI implementation. We propose an LSI implementation of convolution and pooling processing in BNNs for a register bridge architecture in which multiple processing elements are regularly arranged two-dimensionally and data is exchanged using shared registers installed between the processing elements. Compared to conventional methods, the number of execution clock cycles for the convolution layer increased by 22%, and the number of register bits for input data was reduced by 45%. | |
| キーワード | （和） | 二値化NN / レジスタ / 畳み込み / プーリング / LSI実装 / / / |
| （英） | Binarized neural networks / Register / Convolution / Pooling / LSI implementation / / / | |
| 文献情報 | 信学技報, vol. 124, no. 400, VLD2024-115, pp. 72-77, 2025年3月. | |
| 資料番号 | VLD2024-115 | |
| 発行日 | 2025-02-26 (VLD, HWS, ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2024-115 HWS2024-86 ICD2024-106 |
|
| 研究会情報 | |
| 研究会 | HWS ICD VLD |
| 開催期間 | 2025-03-05 - 2025-03-08 |
| 開催地（和） | みんなの貸会議室 那覇旭町店 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2025-03-HWS-ICD-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 二値化NNの畳み込みとプーリング処理のレジスタブリッジ型LSIによる実装 |
| サブタイトル（和） | |
| タイトル（英） | An implementation of convolution and pooling operations in binarized neural networks on register-bridge architecture LSI |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 二値化NN / Binarized neural networks |
| キーワード(2)（和/英） | レジスタ / Register |
| キーワード(3)（和/英） | 畳み込み / Convolution |
| キーワード(4)（和/英） | プーリング / Pooling |
| キーワード(5)（和/英） | LSI実装 / LSI implementation |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岩井 悠一郎 / Yuichiro Iwai / イワイ ユウイチロウ |
| 第1著者 所属（和/英） | 埼玉大学 (略称： 埼玉大) Saitama University (略称： Saitama Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 伊藤 和人 / Kazuhito Ito / イトウ カズヒト |
| 第2著者 所属（和/英） | 埼玉大学 (略称： 埼玉大) Saitama University (略称： Saitama Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2025-03-06 12:05:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2024-115, HWS2024-86, ICD2024-106 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.400(VLD), no.401(HWS), no.402(ICD) |
| ページ範囲 | pp.72-77 |
| ページ数 | 6 |
| 発行日 | 2025-02-26 (VLD, HWS, ICD) |
[研究会発表申込システムのトップページに戻る]