| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2025-03-06 16:20 SoC FPGA向けS/W-H/W分割支援方式についての検討 ○村野弘樹・山本 亮・森井貴大・遠山 治（三菱電機）  VLD2024-121 HWS2024-92 ICD2024-112 |
|
| 抄録 | （和） | 近年，組込みシステムの高機能化，高性能化に伴い，柔軟なハードウェア構成と高性能なソフトウェア処理を両立可能なSoC FPGAの産業用途への活用が進んでいる．SoC FPGAはCPUとFPGA間が高速なバスで接続されているため，S/W-H/W分割時の通信オーバヘッドが小さくなることで分割の候補が増え，S/W-H/W分割の難易度が高くなるという問題がある．本稿は，S/W-H/W分割候補を簡便かつ高精度に比較するためのS/W-H/W分割支援ツールを提案する．このツールは，FPGAベンダ製のSoC FPGA向け統合開発環境Vitisの設計フローをベースとしており，IPライブラリを用いたアルゴリズム記述とS/W-H/W分割割当を入力することにより，S/W-H/W分割後のS/WコードとH/Wコードを自動生成する．自動生成したコードをVitisでビルドし，実機上でS/W-H/W分割候補の処理時間を評価可能である．デフォルトでは，Vitisは全てのH/W処理を個別にバス接続したH/Wアーキテクチャを生成するが，画像処理や信号処理などにおいては複数のH/W処理をストリーム接続して処理時間を短縮するH/Wアーキテクチャがよく用いられる．そこで，IPライブラリに定義した入出力仕様からストリーム接続可能なH/W処理を抽出する仕組みにより，ストリーム型アーキテクチャを自動生成する手法を提案する．本ツールを画像のエッジ検出アルゴリズムに適用し，S/W-H/W分割割当の変更のみで各候補の処理時間と回路規模を高精度に比較可能であることを確認した． |
| （英） | Recently, the functionality and performance of embedded systems have significantly improved. SoC FPGAs are devices that can achieve both flexible hardware configurations and high-performance software processing. As a result, embedded systems using SoC FPGAs are increasingly being utilized in industrial applications. SoC FPGAs have a high-speed bus connection between the CPU and the FPGA, resulting in lower communication overhead for S/W-H/W partitioning and a greater number of candidates for S/W-H/W partitioning. Consequently, S/W-H/W partitioning becomes more complex. This paper proposes a S/W-H/W partitioning support tool for easily and accurately comparing S/W-H/W partitioning candidates. This tool is based on the design flow of Vitis, an IDE for SoC FPGAs provided by the FPGA vendor. By algorithm descriptions using an IP library and specifying S/W-H/W partitioning assignments, the tool automatically generates the software code and the hardware code corresponding to the assignments. Then, by compiling the generated code with Vitis, it is possible to evaluate the processing time of S/W-H/W partitioning candidates on an actual SoC FPGA board. By default, Vitis generates a hardware architecture where all hardware processes are individually connected via the bus. However, in image or signal processing applications, a stream-based architecture that connects multiple processes using a stream interface is often used to reduce processing time. Therefore, this paper proposes a method to automatically generate a stream-based architecture by extracting stream-connectable hardware processes from the input/output specification defined in the IP library. Appling this tool to an image edge detection algorithm, we confirmed that it is possible to accurately compare the processing time and circuit area of each candidate by changing the S/W-H/W partitioning assignments. | |
| キーワード | （和） | SoC FPGA / S/W-H/W分割 / / / / / / |
| （英） | SoC FPGA / S/W-H/W Partitioning / / / / / / | |
| 文献情報 | 信学技報, vol. 124, no. 400, VLD2024-121, pp. 102-107, 2025年3月. | |
| 資料番号 | VLD2024-121 | |
| 発行日 | 2025-02-26 (VLD, HWS, ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2024-121 HWS2024-92 ICD2024-112 |
|
| 研究会情報 | |
| 研究会 | HWS ICD VLD |
| 開催期間 | 2025-03-05 - 2025-03-08 |
| 開催地（和） | みんなの貸会議室 那覇旭町店 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2025-03-HWS-ICD-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | SoC FPGA向けS/W-H/W分割支援方式についての検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study on Software-Hardware Partitioning Method for SoC FPGAs |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SoC FPGA / SoC FPGA |
| キーワード(2)（和/英） | S/W-H/W分割 / S/W-H/W Partitioning |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 村野 弘樹 / Koki Murano / ムラノ コウキ |
| 第1著者 所属（和/英） | 三菱電機株式会社 (略称： 三菱電機) Mitsubishi Electric Corporation (略称： Mitsubishi Electric Corp.) |
| 第2著者 氏名（和/英/ヨミ） | 山本 亮 / Ryo Yamamoto / ヤマモト リョウ |
| 第2著者 所属（和/英） | 三菱電機株式会社 (略称： 三菱電機) Mitsubishi Electric Corporation (略称： Mitsubishi Electric Corp.) |
| 第3著者 氏名（和/英/ヨミ） | 森井 貴大 / Takahiro Morii / モリイ タカヒロ |
| 第3著者 所属（和/英） | 三菱電機株式会社 (略称： 三菱電機) Mitsubishi Electric Corporation (略称： Mitsubishi Electric Corp.) |
| 第4著者 氏名（和/英/ヨミ） | 遠山 治 / Osamu Toyama / トオヤマ オサム |
| 第4著者 所属（和/英） | 三菱電機株式会社 (略称： 三菱電機) Mitsubishi Electric Corporation (略称： Mitsubishi Electric Corp.) |
| 講演者 | 第1著者 |
| 発表日時 | 2025-03-06 16:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2024-121, HWS2024-92, ICD2024-112 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.400(VLD), no.401(HWS), no.402(ICD) |
| ページ範囲 | pp.102-107 |
| ページ数 | 6 |
| 発行日 | 2025-02-26 (VLD, HWS, ICD) |
[研究会発表申込システムのトップページに戻る]