| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2025-03-06 11:40 二値化NNの畳み込み計算におけるポップカウントの高効率LSI実装 ○菊池怜士・伊藤和人（埼玉大）  VLD2024-114 HWS2024-85 ICD2024-105 |
|
| 抄録 | （和） | 二値化NNでは信号と重みが{+1,-1}の二値のみを取り，二値論理の値1と0で表現すると1つの信号値と1つの重み値の積は排他的否定論理和(XNOR)となる．二値化NNにおける信号と重みの畳み込みは，値+1の積の数，すなわちXNOR出力の1を数えるポップカウントによって実現できる．ポップカウント回路で使用する全加算器のトランジスタ数削減および複数種類の全加算器の組み合わせの工夫により，効率の良いLSI実装を提案する．31入力二値化NNでは，従来手法と比べてトランジスタ数は10%削減，遅延時間は4%減少することを確認した． |
| （英） | In binarized neural networks (NN), signals and weights take only two values {+1, -1}, and when expressed as binary logic values 1 and 0, the product of one signal value and one weight value becomes an exclusive NOT OR (XNOR). Convolution of signals and weights in a binary NN can be achieved by pop counting, which counts the number of products of value +1, that is, the 1s in the XNOR output. We propose an efficient LSI implementation by reducing the number of transistors in the full adder used in the popcount circuit and by combining multiple types of full adders. We confirmed that with a 31-input binarized NN, the number of transistors was reduced by 10% and delay time was reduced by 4% compared to conventional methods. | |
| キーワード | （和） | ポップカウント / 二値化NN / 全加算器 / LSI実装 / / / / |
| （英） | Popcount / Binarized neural networks / Full adder / LSI implementation / / / / | |
| 文献情報 | 信学技報, vol. 124, no. 400, VLD2024-114, pp. 66-71, 2025年3月. | |
| 資料番号 | VLD2024-114 | |
| 発行日 | 2025-02-26 (VLD, HWS, ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2024-114 HWS2024-85 ICD2024-105 |
|
| 研究会情報 | |
| 研究会 | HWS ICD VLD |
| 開催期間 | 2025-03-05 - 2025-03-08 |
| 開催地（和） | みんなの貸会議室 那覇旭町店 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2025-03-HWS-ICD-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 二値化NNの畳み込み計算におけるポップカウントの高効率LSI実装 |
| サブタイトル（和） | |
| タイトル（英） | An efficient LSI implementation of popcount for convolution operations in binarized neural networks |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ポップカウント / Popcount |
| キーワード(2)（和/英） | 二値化NN / Binarized neural networks |
| キーワード(3)（和/英） | 全加算器 / Full adder |
| キーワード(4)（和/英） | LSI実装 / LSI implementation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 菊池 怜士 / Reiji Kikuchi / キクチ レイジ |
| 第1著者 所属（和/英） | 埼玉大学 (略称： 埼玉大) Saitama University (略称： Saitama Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 伊藤 和人 / Kazuhito Ito / イトウ カズヒト |
| 第2著者 所属（和/英） | 埼玉大学 (略称： 埼玉大) Saitama University (略称： Saitama Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2025-03-06 11:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2024-114, HWS2024-85, ICD2024-105 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.400(VLD), no.401(HWS), no.402(ICD) |
| ページ範囲 | pp.66-71 |
| ページ数 | 6 |
| 発行日 | 2025-02-26 (VLD, HWS, ICD) |
[研究会発表申込システムのトップページに戻る]