| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2025-05-22 13:45 楕円曲線暗号のための有限体演算の高位合成によるハードウェア実装 ○白勢政明（公立はこだて未来大）  ISEC2025-9 |
|
| 抄録 | （和） | 本研究の目的は，高位合成による公開鍵暗号のハードウェア実装に関する知見を得ることである． 本稿では，楕円曲線暗号の処理で必須な剰余四則演算(有限体演算)，特に剰余乗算に焦点をあてる． 剰余乗算は，(標準的には256ビット程度のサイズの)整数乗算と，(512ビットとなった)その結果の (256ビット程度のサイズの)素数による剰余に分けられる． 整数乗算と剰余計算は様々な実装法があり， 本稿は遅延時間やリソース消費量の比較を行う． 高位合成による整数乗算の実装として， (1) 単に$c=a*b;$と記述する場合， (2) 3回の128ビット乗算に帰着させるKaratsuba法の関数を記述する場合， (3) 3回の129ビット乗算に帰着させるKaratsuba法の関数を記述する場合を考察する． (3)は(2)より乗算のサイズは大きいが追加処理が削減される． 整数乗算の実装として，簡単に $b=a%p;$ と記述する場合， Barrett剰余関数を記述する場合，擬Mersenne素数剰余関数を記述する場合， Montgomery剰余関数を記述する場合を考察する． |
| （英） | The purpose of this study is to gain insights into hardware implementation of public-key cryptography using high-level synthesis (HLS). This paper focuses on modular arithmetic (finite field operations), which is essential for elliptic curve cryptography (ECC), particularly modular multiplication. Modular multiplication can be divided into two parts: an integer multiplication (typically of size around 256 bits), and a reduction modulo a prime number (typically also of size around 256 bits) of the resulting product (which becomes 512 bits). There are various implementation methods for integer multiplication and modular reduction, and this paper compares them in terms of delay and resource consumption. For integer multiplication using high-level synthesis, the following approaches are considered: (1) Describing the multiplication simply as $c = a * b;$, (2) Writing a Karatsuba-based function that reduces the multiplication to three 128-bit multiplications, and (3) Writing a Karatsuba-based function that reduces the multiplication to three 129-bit multiplications. Although the operand size in (3) is larger than in (2), it requires fewer additional operations. For modular reduction, the following implementations are considered: A simple implementation as $b = a % p;$, An implementation using a Barrett reduction function, An implementation using a pseudo-Mersenne prime reduction function, and An implementation using a Montgomery reduction function. |
|
| キーワード | （和） | 楕円曲線暗号 / 高位合成 / 有限体 / FPGA / 剰余乗算 / / / |
| （英） | Elliptic Curve Cryptography / High-Level Synthesis / Finite Field Arithmetic / FPGA / Modular Multiplication / / / | |
| 文献情報 | 信学技報, vol. 125, no. 30, ISEC2025-9, pp. 32-39, 2025年5月. | |
| 資料番号 | ISEC2025-9 | |
| 発行日 | 2025-05-15 (ISEC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ISEC2025-9 |
|
| 研究会情報 | |
| 研究会 | ISEC |
| 開催期間 | 2025-05-22 - 2025-05-22 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ISEC |
| 会議コード | 2025-05-ISEC |
| 本文の言語 | 日本語 |
| タイトル（和） | 楕円曲線暗号のための有限体演算の高位合成によるハードウェア実装 |
| サブタイトル（和） | |
| タイトル（英） | High-Level Synthesis-Based Hardware Implementation of Finite Field Arithmetic for Elliptic Curve Cryptosystem |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 楕円曲線暗号 / Elliptic Curve Cryptography |
| キーワード(2)（和/英） | 高位合成 / High-Level Synthesis |
| キーワード(3)（和/英） | 有限体 / Finite Field Arithmetic |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | 剰余乗算 / Modular Multiplication |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 白勢 政明 / Masaaki Shirase / シラセ マサアキ |
| 第1著者 所属（和/英） | 公立はこだて未来大学 (略称： 公立はこだて未来大) Future University Hakodate (略称： FUN) |
| 講演者 | 第1著者 |
| 発表日時 | 2025-05-22 13:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ISEC |
| 資料番号 | ISEC2025-9 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.30 |
| ページ範囲 | pp.32-39 |
| ページ数 | 8 |
| 発行日 | 2025-05-15 (ISEC) |
[研究会発表申込システムのトップページに戻る]