| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2025-10-03 13:50 HDLRubyを用いた小型シンセサイザー設計の評価 ○吉開彩智・ゴーチェ ロヴィック（有明工業高専）  SIS2025-38 |
|
| 抄録 | （和） | 本研究では，HDLRubyを用いたFPGA設計による小型シンセサイザーの新たな設計手法の有用性を評価する．HDLRubyは，一般的なプログラミング言語に近い記法で回路を記述できる新しいハードウェア記述言語であり，HDLRubyの記述からHDLコードの自動生成が可能である．これにより，従来のHDLで必要とされた複雑な記述を行わずとも，より簡単に回路を記述することが可能になる．また，回路のパラメーターは，畳み込みベースのエンコーダを用いて対象の楽器に適合させることで自動的に算出された．これらの特徴により，FPGAを用いた回路設計の生産性向上が期待される． |
| （英） | This study evaluates the usefulness of a novel design methodology for compact synthesizers using FPGA design with HDLRuby. HDLRuby is a new hardware description language that enables circuit description using syntax similar to general programming languages, and it allows automatic generation of HDL code from HDLRuby descriptions. This enables simpler circuit description without the complex notation required by conventional HDL. Furthermore, circuit parameters were automatically calculated by adapting them to the target instrument using a convolution-based encoder. These features are expected to enhance the productivity of circuit design using FPGAs. | |
| キーワード | （和） | HDLRuby / ハードウェア設計評価 / FPGA設計 / シンセサイザー / / / / |
| （英） | HDLRuby / Hardware Design Evaluation / FPGA Design / Synthesizer / / / / | |
| 文献情報 | 信学技報, vol. 125, no. 191, SIS2025-38, pp. 77-82, 2025年10月. | |
| 資料番号 | SIS2025-38 | |
| 発行日 | 2025-09-25 (SIS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SIS2025-38 |
|
| 研究会情報 | |
| 研究会 | ITE-BCT SIS |
| 開催期間 | 2025-10-02 - 2025-10-03 |
| 開催地（和） | 福井繊協ビル |
| 開催地（英） | FUKUI SENKYO bldg. |
| テーマ（和） | システム実現技術，近距離通信応用システム，知的マルチメディア処理システム，放送・通信連携，一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | SIS |
| 会議コード | 2025-10-BCT-SIS |
| 本文の言語 | 日本語 |
| タイトル（和） | HDLRubyを用いた小型シンセサイザー設計の評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of small synthesizer design using HDLRuby |
| サブタイトル（英） | |
| キーワード(1)（和/英） | HDLRuby / HDLRuby |
| キーワード(2)（和/英） | ハードウェア設計評価 / Hardware Design Evaluation |
| キーワード(3)（和/英） | FPGA設計 / FPGA Design |
| キーワード(4)（和/英） | シンセサイザー / Synthesizer |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 吉開 彩智 / Sachi Yoshigai / ヨシガイ サチ |
| 第1著者 所属（和/英） | 有明工業高等専門学校 (略称： 有明工業高専) National Institute of Technology, Ariake College (略称： ANCT) |
| 第2著者 氏名（和/英/ヨミ） | ゴーチェ ロヴィック / Gauthier Lovic / ゴーチェ ロヴィック |
| 第2著者 所属（和/英） | 有明工業高等専門学校 (略称： 有明工業高専) National Institute of Technology, Ariake College (略称： ANCT) |
| 講演者 | 第1著者 |
| 発表日時 | 2025-10-03 13:50:00 |
| 発表時間 | 20分 |
| 申込先研究会 | SIS |
| 資料番号 | SIS2025-38 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.191 |
| ページ範囲 | pp.77-82 |
| ページ数 | 6 |
| 発行日 | 2025-09-25 (SIS) |
[研究会発表申込システムのトップページに戻る]