| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2025-12-01 13:55 多倍長演算の自動分割とデータパスの最適化 ○鈴木佑典・池田 誠（東大）  VLD2025-19 ICD2025-39 DC2025-52 RECONF2025-70 |
|
| 抄録 | （和） | 本研究では，schoolbook乗算アルゴリズムをC/C++で記述されたコードから自動検出し，高位合成（HLS）ツール向けに様々なアルゴリズムの乗算に自動変換を行う仕組みを提案する．さらに，生成される乗算処理部に対して，実行時またはコンパイル時に16/32/64/128/256bitのような異なる演算ビット幅を切り替え可能とする機構を導入することで，処理性能・回路面積・電力消費などの設計上のトレードオフを柔軟に制御できるようにした．本研究の手法を用いて通常のschoolbook乗算を変換したところ，最大で通常のschoolbook乗算を用いた場合の2.490倍の処理速度の高速化を達成した． |
| （英） | This study proposes a mechanism to automatically detect the schoolbook multiplication algorithm from C/C++ code and automatically transform it into various multiplication algorithms for High-Level Synthesis (HLS) tools. Furthermore, we introduce a mechanism that allows the generated multiplication unit to switch between different operational bit widths such as 16, 32, 64, 128, or 256 bits at runtime or compile time. This enables the flexible control of design trade-offs, including processing performance, circuit area, and power consumption. When applying our proposed method to transform the conventional schoolbook multiplication, we achieved a maximum speedup of 2.490 times compared to using the original schoolbook multiplication. | |
| キーワード | （和） | 高位合成 / schoolbook multiplication / 多倍長演算 / ビット幅最適化 / 自動コード変換 / FPGA / / |
| （英） | High-level synthesis / schoolbook multiplication / multi-precision arithmetic / bit-width optimization / automatic code transformation / FPGA / / | |
| 文献情報 | 信学技報, vol. 125, no. 260, VLD2025-19, pp. 12-17, 2025年12月. | |
| 資料番号 | VLD2025-19 | |
| 発行日 | 2025-11-24 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2025-19 ICD2025-39 DC2025-52 RECONF2025-70 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2025-12-01 - 2025-12-03 |
| 開催地（和） | 富山国際会議場（富山） |
| 開催地（英） | Toyama International Conference Center |
| テーマ（和） | デザインガイア2025 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2025 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2025-12-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 多倍長演算の自動分割とデータパスの最適化 |
| サブタイトル（和） | |
| タイトル（英） | Automatic Partitioning of Multiple-Precision Arithmetic and Optimization of Data Paths |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 高位合成 / High-level synthesis |
| キーワード(2)（和/英） | schoolbook multiplication / schoolbook multiplication |
| キーワード(3)（和/英） | 多倍長演算 / multi-precision arithmetic |
| キーワード(4)（和/英） | ビット幅最適化 / bit-width optimization |
| キーワード(5)（和/英） | 自動コード変換 / automatic code transformation |
| キーワード(6)（和/英） | FPGA / FPGA |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鈴木 佑典 / Yusuke Suzuki / スズキ ユウスケ |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The Universiy of Tokyo (略称： UTokyo) |
| 第2著者 氏名（和/英/ヨミ） | 池田 誠 / Makoto Ikeda / イケダ マコト |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) The Universiy of Tokyo (略称： UTokyo) |
| 講演者 | 第1著者 |
| 発表日時 | 2025-12-01 13:55:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2025-19, ICD2025-39, DC2025-52, RECONF2025-70 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.260(VLD), no.261(ICD), no.262(DC), no.263(RECONF) |
| ページ範囲 | pp.12-17 |
| ページ数 | 6 |
| 発行日 | 2025-11-24 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]