| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-01-13 13:20 ［招待講演］大規模単一磁束量子回路設計に向けた非同期論理ゲートの性能評価 ○八幡泰生・吉川信行・山梨裕希（横浜国大）  SCE2025-11 |
|
| 抄録 | （和） | 超伝導単一磁束量子回路の非同期設計のために、非同期設計手法の1つであるセルフクロッキング法を用いて入力パターンに依存しない出力遅延特性を持つ非同期ORゲートを設計した。従来の非同期ORゲートは論理段数が大きいと動作しなかったが、本研究で提案した非同期ORゲートは論理段数が大きい場合にも動作する。10 GHzでの電源電圧マージンは76.4%–124.4%であった。従来の非同期ORゲートと比べ、回路構造が複雑になり、消費電力は4.28倍、回路面積は1.5倍となった。論理ゲート単体の回路面積は大きいが、同期式の回路と比べ、非同期式の回路は回路面積を29.7%削減できることを示した。 |
| （英） | We designed an asynchronous OR gate with output delay characteristics independent of input patterns using the self-clocking method in single flux quantum circuits. While a conventional asynchronous OR gate does not operate with large logic depth, the proposed asynchronous OR gate operates in the same situation. At 10 GHz, the bias voltage margin of the proposed OR gate was 76.4%–124.4%. Compared to the conventional OR gate, the structure of the proposed OR gate was more complex, resulting in 4.28 times higher power consumption and 1.5 times larger circuit area. Although the area of the logic gate is relatively large, the asynchronous circuit can reduce the overall circuit area by 29.7% compared to the synchronous circuit. | |
| キーワード | （和） | 単一磁束量子回路 / 非同期設計 / セルフクロッキング法 / 論理ゲート / / / / |
| （英） | Single flux quantum circuit / Asynchronous design / Self-clocking method / Logic gate / / / / | |
| 文献情報 | 信学技報, vol. 125, no. 314, SCE2025-11, pp. 1-6, 2026年1月. | |
| 資料番号 | SCE2025-11 | |
| 発行日 | 2026-01-06 (SCE) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SCE2025-11 |
|
| 研究会情報 | |
| 研究会 | SCE |
| 開催期間 | 2026-01-13 - 2026-01-13 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 超伝導エレクトロニクス一般 |
| テーマ（英） | Superconducting Electronics |
| 講演論文情報の詳細 | |
| 申込み研究会 | SCE |
| 会議コード | 2026-01-SCE |
| 本文の言語 | 日本語 |
| タイトル（和） | 大規模単一磁束量子回路設計に向けた非同期論理ゲートの性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Performance evaluation of asynchronous logic gates toward large-scale single-flux-quantum circuit design |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 単一磁束量子回路 / Single flux quantum circuit |
| キーワード(2)（和/英） | 非同期設計 / Asynchronous design |
| キーワード(3)（和/英） | セルフクロッキング法 / Self-clocking method |
| キーワード(4)（和/英） | 論理ゲート / Logic gate |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 八幡 泰生 / Taisei Yahata / ヤハタ タイセイ |
| 第1著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 第2著者 氏名（和/英/ヨミ） | 吉川 信行 / Nobuyuki Yoshikawa / ヨシカワ ノブユキ |
| 第2著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 第3著者 氏名（和/英/ヨミ） | 山梨 裕希 / Yuki Yamanashi / ヤマナシ ユウキ |
| 第3著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-01-13 13:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SCE |
| 資料番号 | SCE2025-11 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.314 |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2026-01-06 (SCE) |
[研究会発表申込システムのトップページに戻る]