| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-01-29 10:20 超低消費電力アナログスパイキングニューラルネットワーク回路のリザバー計算応用に向けた高速推論デジタル回路の設計 ○酒井哲汰・守谷 哲・馬島侑希・山本英明・佐藤茂雄（東北大）  NLP2025-100 MBE2025-40 NC2025-62 |
|
| 抄録 | （和） | 近年のIoTデバイスの普及やデータの高精度化・大容量化に伴う通信量の増大から，従来のクラウド型情報処理の限界が予測されている．これを解決する技術として，IoTデバイスの近傍（エッジ）でデータ処理を行い，データ量の削減を可能とするエッジコンピューティングが注目されている．本研究では，我々が開発した超低消費電力アナログスパイキングニューラルネットワーク回路から出力されるスパイクを元に，リザバー計算における推論を高速に行うためのデジタル回路を設計した．推論動作はRTLシミュレーションによって検証され，推論結果が理論値と一致することを確認した．また，本デジタル回路を音声信号分類課題に適用し，内部状態を保持するためのビット数や内部状態の減衰時定数を変化させることで分類性能が向上することを明らかにした． |
| （英） | With the rapid proliferation of IoT devices and the increasing demand for high-precision, large-volume data, the associated surge in communication traffic is anticipated to expose the limitations of conventional cloud-centric information processing. To address this issue, edge computing has garnered significant attention as a solution that enables data processing at the edge near IoT devices, thereby reducing data transmission loads. In this study, we designed a digital inference circuit based on the reservoir computing framework to perform high-speed inference using spike outputs from our previously developed ultra-low-power analog spiking neural network circuit. The functionality of the inference logic was verified through RTL simulation, where the calculated outputs were confirmed to match the theoretical values. Furthermore, we applied the proposed digital circuit to a speech classification task. We demonstrated that classification performance can be improved by adjusting the bit width and the decay time constants for internal states. | |
| キーワード | （和） | スパイキングニューロン / デジタル回路 / エッジコンピューティング / 時系列信号分類 / / / / |
| （英） | Spiking Neuron / Digital Circuit / Edge Computing / Time-series Signal Classification / / / / | |
| 文献情報 | 信学技報, vol. 125, no. 346, NC2025-62, pp. 73-73, 2026年1月. | |
| 資料番号 | NC2025-62 | |
| 発行日 | 2026-01-21 (NLP, MBE, NC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | NLP2025-100 MBE2025-40 NC2025-62 |
|
| 研究会情報 | |
| 研究会 | NC MBE NLP IEE-MBE |
| 開催期間 | 2026-01-28 - 2026-01-30 |
| 開催地（和） | 九州工業大学 若松キャンパス |
| 開催地（英） | Kyushu Institute of Technology, Wakamatsu Campus |
| テーマ（和） | NC, NLP, ME，一般 |
| テーマ（英） | NC, NLP, ME, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | NC |
| 会議コード | 2026-01-NC-MBE-NLP-MBE |
| 本文の言語 | 日本語 |
| タイトル（和） | 超低消費電力アナログスパイキングニューラルネットワーク回路のリザバー計算応用に向けた高速推論デジタル回路の設計 |
| サブタイトル（和） | |
| タイトル（英） | A Design of High-Speed Inference Digital Circuit for Reservoir Computing Application of an Ultra-Low-Power Analog Spiking Neural Network Circuit |
| サブタイトル（英） | |
| キーワード(1)（和/英） | スパイキングニューロン / Spiking Neuron |
| キーワード(2)（和/英） | デジタル回路 / Digital Circuit |
| キーワード(3)（和/英） | エッジコンピューティング / Edge Computing |
| キーワード(4)（和/英） | 時系列信号分類 / Time-series Signal Classification |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 酒井 哲汰 / Tetsuta Sakai / サカイ テツタ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 守谷 哲 / Satoshi Moriya / モリヤ サトシ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 馬島 侑希 / Yuki Majima / マジマ ユウキ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 山本 英明 / Hideaki Yamamoto / ヤマモト ヒデアキ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 佐藤 茂雄 / Shigeo Sato / サトウ シゲオ |
| 第5著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-01-29 10:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | NC |
| 資料番号 | NLP2025-100, MBE2025-40, NC2025-62 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.344(NLP), no.345(MBE), no.346(NC) |
| ページ範囲 | p.73 |
| ページ数 | 1 |
| 発行日 | 2026-01-21 (NLP, MBE, NC) |
[研究会発表申込システムのトップページに戻る]