| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-02-17 13:50 非同期式プロセッサにおける可変遅延素子を用いたフィールドテスト機構 長谷部健太・○大竹哲史（大分大）  DC2025-118 |
|
| 抄録 | （和） | 束データ方式の非同期式プロセッサでは，ハンドシェイク回路に用いる遅延素子の遅延時間を適切に設定することが信頼性向上において重要である．本研究では，遅延素子の遅延時間を可変とし，回路の劣化や動作環境に応じて最適な遅延時間をフィールドで決定する手法を提案する．具体的には，設定遅延時間を段階的に短縮しながら Software-Based Self-Test（SBST）を実行し，正常動作が不可能となる閾値を探索する．この閾値に基づき，非同期式プロセッサの動作を保証する適切な遅延時間を自律的に設定するフィールドテスト機構を構成する． |
| （英） | In bundled-data asynchronous processors, the precise configuration of delay times for delay elements within handshake circuits is critical for ensuring operational reliability. This paper proposes a field-based optimization methodology that employs adjustable delay elements to determine the optimal delay constraints in response to circuit aging and varying environmental conditions. Specifically, the proposed mechanism executes a Software-Based Self-Test (SBST) while incrementally shortening the delay duration to identify the threshold at which correct operation is no longer sustained. Based on this identified threshold, we construct an autonomous field test mechanism that dynamically configures the appropriate delay time, thereby guaranteeing the stable and robust operation of the asynchronous processor throughout its lifecycle. | |
| キーワード | （和） | 非同期式回路 / 束データ方式 / プロセッサ / フィールドテスト / 可変遅延素子 / SBST / / |
| （英） | asynchronous circuits / bundled-data / processors / field testing / adjustable delay elements / SBST / / | |
| 文献情報 | 信学技報, vol. 125, no. 352, DC2025-118, pp. 43-48, 2026年2月. | |
| 資料番号 | DC2025-118 | |
| 発行日 | 2026-02-10 (DC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2025-118 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2026-02-17 - 2026-02-17 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2026-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 非同期式プロセッサにおける可変遅延素子を用いたフィールドテスト機構 |
| サブタイトル（和） | |
| タイトル（英） | A Field Test Mechanism Using Adjustable Delay Elements in an Asynchronous Processor |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 非同期式回路 / asynchronous circuits |
| キーワード(2)（和/英） | 束データ方式 / bundled-data |
| キーワード(3)（和/英） | プロセッサ / processors |
| キーワード(4)（和/英） | フィールドテスト / field testing |
| キーワード(5)（和/英） | 可変遅延素子 / adjustable delay elements |
| キーワード(6)（和/英） | SBST / SBST |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 長谷部 健太 / Kenta Hasebe / ハセベ ケンタ |
| 第1著者 所属（和/英） | 大分大学 (略称： 大分大) Oita University (略称： Oita Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 大竹 哲史 / Satoshi Ohtake / オオタケ サトシ |
| 第2著者 所属（和/英） | 大分大学 (略称： 大分大) Oita University (略称： Oita Univ.) |
| 講演者 | 第2著者 |
| 発表日時 | 2026-02-17 13:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2025-118 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.352 |
| ページ範囲 | pp.43-48 |
| ページ数 | 6 |
| 発行日 | 2026-02-10 (DC) |
[研究会発表申込システムのトップページに戻る]