| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-03-04 09:40 An Extension of Verilog Programming Learning Assistant System with Element Fill-in-blank Problem Integration ○Shaobo Jin・Nobuo Funabiki・Yuyan Wang（OU）・Yue-Hang Li・Yu-Wen Peng・Yu-Cheng Fan（NTUT）  ET2025-62 |
|
| 抄録 | （和） | Verilog is a widely used hardware description language (HDL) in digital circuit design and hardware synthesis. Despite its importance, dedicated Verilog programming courses remain limited in many universities due to their limited resources or curriculum constraints. Based on this situation, an effective online practice environment needs to be developed urgently. Previously, we have developed the Verilog Programming Learning Assistant System (VPLAS), which incorporates problem-based learning through the Grammar-Concept Understanding Problem (GUP) and the Value Trace Problem (VTP). In this study, we extend VPLAS by integrating the Element Fill-in-the-blank Problem (EFP) as another type of exercise designed to guide learners in reconstructing incomplete Verilog code. EFP requests students to fill in missing essential elements of sequential and combinational circuit descriptions in a Verilog code. This supports a development of practical Verilog code-reconstruction skills. To support learning progression, we designed eight EFP instances that cover fundamental sequential elements as well as combinational circuit implementations. To evaluate the effectiveness of EFP in VPLAS, we applied them to 99 undergraduate students at the National Taipei University of Technology, Taiwan, and analyzed their answer-record logs. The outstanding result demonstrates the validity of the proposed approach in Verilog programming. |
| （英） | (Not available yet) | |
| キーワード | （和） | / / / / / / / |
| （英） | Verilog / digital circuit / Verilog programming learning assistant system (VPLAS) / element fill-in-blank problem (EFP) / / / / | |
| 文献情報 | 信学技報, vol. 125, no. 391, ET2025-62, pp. 8-11, 2026年3月. | |
| 資料番号 | ET2025-62 | |
| 発行日 | 2026-02-25 (ET) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ET2025-62 |
|
| 研究会情報 | |
| 研究会 | ET |
| 開催期間 | 2026-03-04 - 2026-03-05 |
| 開催地（和） | 福山市立大学 |
| 開催地（英） | |
| テーマ（和） | 学習・. 教育支援システム開発 / 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ET |
| 会議コード | 2026-03-ET |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | An Extension of Verilog Programming Learning Assistant System with Element Fill-in-blank Problem Integration |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / Verilog |
| キーワード(2)（和/英） | / digital circuit |
| キーワード(3)（和/英） | / Verilog programming learning assistant system (VPLAS) |
| キーワード(4)（和/英） | / element fill-in-blank problem (EFP) |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 金 紹博 / Shaobo Jin / キン ショウハク |
| 第1著者 所属（和/英） | 岡山大学 (略称： 岡山大) Okayama University (略称： OU) |
| 第2著者 氏名（和/英/ヨミ） | 舩曵 信生 / Nobuo Funabiki / フナビキ ノブオ |
| 第2著者 所属（和/英） | 岡山大学 (略称： 岡山大) Okayama University (略称： OU) |
| 第3著者 氏名（和/英/ヨミ） | ワン ユイエン / Yuyan Wang / ワン ユイエン |
| 第3著者 所属（和/英） | 岡山大学 (略称： 岡山大) Okayama University (略称： OU) |
| 第4著者 氏名（和/英/ヨミ） | Yue-Hang Li / Yue-Hang Li / Yue-Hang Li |
| 第4著者 所属（和/英） | 国立台北科技大学 (略称： 北科大) National Taipei University of Technology (略称： NTUT) |
| 第5著者 氏名（和/英/ヨミ） | Yu-Wen Peng / Yu-Wen Peng / Yu-Wen Peng |
| 第5著者 所属（和/英） | 国立台北科技大学 (略称： 北科大) National Taipei University of Technology (略称： NTUT) |
| 第6著者 氏名（和/英/ヨミ） | Yu-Cheng Fan / Yu-Cheng Fan / Yu-Cheng Fan |
| 第6著者 所属（和/英） | 国立台北科技大学 (略称： 北科大) National Taipei University of Technology (略称： NTUT) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-03-04 09:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ET |
| 資料番号 | ET2025-62 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.391 |
| ページ範囲 | pp.8-11 |
| ページ数 | 4 |
| 発行日 | 2026-02-25 (ET) |
[研究会発表申込システムのトップページに戻る]