| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-03-04 13:50 AES最終ラウンドへの電力解析攻撃時のFF消費電力の相関 ○平良宰史・請園智玲（近畿大）  VLD2025-78 HWS2025-74 ICD2025-89 |
|
| 抄録 | （和） | FPGAに実装したAESへの相関電力解析攻撃において，AESの最終ラウンド攻撃が有効であることが知られている．これは，AESの最終ラウンドのみがMixColumns処理を抜いて処理することが原因であり，この組み合わせ回路が消費する電力の違いが攻撃の有効性を高める要因であることが言及されている．しかしながら，我々はFPGAへの攻撃においては，最終ラウンド攻撃の脆弱性の支配的要因はこのAESの最終ラウンドのみの処理手順の変化ではなく，フリップフロップ（FF）の書き込み時消費電力の変化であることを突き止めた[1]．本稿は，この攻撃結果を示し，攻撃評価結果をさらに補強することで，FFの消費電力が相関電力解析に与える影響を考察する． |
| （英） | It is widely recognized that correlation power analysis attacks on FPGA-based AES implementations are particularly effective when targeting the final round. This effectiveness is generally attributed to the omission of the MixColumns operation in the final round, and previous studies have suggested that the resulting difference in power consumption of the combinational logic enhances the success of the attack [1]. However, our experimental results indicate that, in FPGA-targeted attacks, the dominant factor contributing to the vulnerability of the final round is not the modification of the AES processing sequence itself, but the change in power consumption during flip-flop (FF) write operations. This paper reports these findings and further strengthens the evaluation results, and investigates the influence of FF power consumption on correlation power analysis. | |
| キーワード | （和） | AES / サイドチャネル攻撃 / 相関電力解析攻撃 / フリップフロップ / / / / |
| （英） | AES / Side-channel Attacks / Correlation Power Analysis Attacks / Flip-Flops / / / / | |
| 文献情報 | 信学技報, vol. 125, no. 383, HWS2025-74, pp. 13-17, 2026年3月. | |
| 資料番号 | HWS2025-74 | |
| 発行日 | 2026-02-25 (VLD, HWS, ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2025-78 HWS2025-74 ICD2025-89 |
|
| 研究会情報 | |
| 研究会 | ICD HWS VLD |
| 開催期間 | 2026-03-04 - 2026-03-07 |
| 開催地（和） | みんなの貸会議室 那覇旭町店404会議室 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | HWS |
| 会議コード | 2026-03-ICD-HWS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | AES最終ラウンドへの電力解析攻撃時のFF消費電力の相関 |
| サブタイトル（和） | |
| タイトル（英） | Correlation of FF Power Consumption in Power Analysis Attacks on the Last Round of AES |
| サブタイトル（英） | |
| キーワード(1)（和/英） | AES / AES |
| キーワード(2)（和/英） | サイドチャネル攻撃 / Side-channel Attacks |
| キーワード(3)（和/英） | 相関電力解析攻撃 / Correlation Power Analysis Attacks |
| キーワード(4)（和/英） | フリップフロップ / Flip-Flops |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 平良 宰史 / Saishi Taira / タイラ サイシ |
| 第1著者 所属（和/英） | 近畿大学 (略称： 近畿大) Kindai University (略称： Kindai Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 請園 智玲 / Tomoaki Ukezono / ウケゾノ トモアキ |
| 第2著者 所属（和/英） | 近畿大学 (略称： 近畿大) Kindai University (略称： Kindai Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-03-04 13:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | HWS |
| 資料番号 | VLD2025-78, HWS2025-74, ICD2025-89 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.382(VLD), no.383(HWS), no.384(ICD) |
| ページ範囲 | pp.13-17 |
| ページ数 | 5 |
| 発行日 | 2026-02-25 (VLD, HWS, ICD) |
[研究会発表申込システムのトップページに戻る]